序列测试的优化实现方法技术

本发明专利技术提出一种序列测试的优化实现方法，属于数据通信和信息安全领域。本发明专利技术解决了计算机在执行现有序列测试时效率低的问题，其技术方案要点为：首先，对输入的待检序列采用合并多个不同参数下的序列频数统计同时进行基于字节的统计的方式而不是现有的分参数按比特处理方式进行序列频数统计；其次，将参数m＝5和m＝2时的子序列频数统计流程合并在一起执行；然后，频数统计时基于字节进行处理；最后，进行优化结果判断流程。本发明专利技术具有检查高效、占用存储资源小等优点。

【技术实现步骤摘要】
序列测试的优化实现方法
本专利技术涉及数据通信和信息安全技术，特别涉及序列测试的优化技术。
技术介绍
网络安全主要包括信息的机密性、完整性、可鉴别性、不可抵赖性以及访问控制等。实现这些的重要手段就是密码技术，而众多密码技术的一个共同之处就是要实现随机化，比如密钥、初始化向量、数字签名等都必须是密码学安全的随机数。由此可见，随机数不论在密码工程还是在密码理论方面都有着举足轻重的地位和作用。随机性检测是采用概率统计的方法对随机数发生器等生成的二元序列进行分析和测试，判断待检序列是否在统计上难以与真随机数区分开来。不同的随机性检测算法从不同的角度分析测试待检序列与真随机序列的差异。随机性检测算法经过多年的发展已经取得了丰硕的研究成果，目前有大量的随机性检测算法和检测工具，而且还有很多新的随机性检测算法还在源源不断地涌现。序列测试是五项基本的统计测试方法之一，也是美国国家标准与技术研究院NISTSP800-22R1a建议的15种随机性测试项之一，同时还是我国的二元序列的随机性检测标准的其中一个测试项，因此其在实际检测中有着广泛的应用。序列测试将长度为n的待检序列划分成可叠加的m位子序列，长度本文档来自技高网...

【技术保护点】
1.序列测试的优化实现方法，其特征在于，包括如下步骤：S1、统计频数，具体为：记n/8字节的二元待检序列的字节表示为ε＝B1B2…Bn/8，分别统计序列的5位、4位、3位、2位、1位子序列的所有频数Vi(5)(0≤i≤31)、Vi(4)(0≤i≤15)、Vi(3)(0≤i≤7)、Vi(2)(0≤i≤3)、Vi(1)(0≤i≤1)，0位子序列的频数V(0)＝n；S2、根据统计的各个频数计算相应的统计量，具体为：先计算

【技术特征摘要】
1.序列测试的优化实现方法，其特征在于，包括如下步骤：S1、统计频数，具体为：记n/8字节的二元待检序列的字节表示为ε＝B1B2…Bn/8，分别统计序列的5位、4位、3位、2位、1位子序列的所有频数Vi(5)(0≤i≤31)、Vi(4)(0≤i≤15)、Vi(3)(0≤i≤7)、Vi(2)(0≤i≤3)、Vi(1)(0≤i≤1)，0位子序列的频数V(0)＝n；S2、根据统计的各个频数计算相应的统计量，具体为：先计算然后计算统计量S3、阈值判断，具体为：将计算得到统计量与阈值进行对比，如果统计量满足要求，则认为待检序列通过检测，否则未通过。2.根据权利要求1所述的序列测试的优化实现方法，其特征在于，步骤S1包含如下M统计模块：M101：直接从待测序列统计1位子序列频数Vi(1)，0≤i≤1；M102：直接从待测序列统计2位子序列频数Vi(2)，0≤i≤3；M103：直接从待测序列统计3位子序列频数Vi(3)，0≤i≤7；M104：直接从待测序列统计4位子序列频数Vi(4)，0≤i≤15；M105：直接从待测序列统计5位子序列频数Vi(5)，0≤i≤31；M106：由4位子序列频数统计2位子序列频数0≤j≤3，计算方式为0≤j≤3；M107：由2位子序列频数统计1位子序列频数0≤k≤1。计算方式为0≤k≤1；M108：由4位子序列频数统计1位子序列频数0≤k≤1。计算方式为0≤k≤1。3.根据权利要求1或2所述的序列测试的优化实现方法，其特征在于，步骤S1的实现方式包括如下步骤：S111、按任意顺序执行五个模块：M101直接从待测序列统计1位子序列频数Vi(1)，0≤i≤1；M102直接从待测序列统计2位子序列频数Vi(2)，0≤i≤3；M103直接从待测序列统计3位子序列频数Vi(3)，0≤i≤7；M104直接从待测序列统计4位子序列频数Vi(4)，0≤i≤15；M105直接从待测序列统计5位子序列频数Vi(5)，0≤i≤31，得到1位至5位子序列频数。4.根据权利要求1或2所述的序列测试的优化实现方法，其特征在于，步骤S1的实现包括如下步骤：S121、先按任意顺序执行模块M103直接从待测...

【专利技术属性】
技术研发人员：康红娟，
申请(专利权)人：四川长虹电器股份有限公司，
类型：发明
国别省市：四川,51