数字量产测试机、激励信号获取方法及待测数据比较方法技术

本申请公开了一种数字量产测试机、激励信号获取方法及待测数据比较方法，其中，所述数字量产测试机通过向量读取模块读取存储于外部设备中的数字测试向量，使得所述数字测试向量的规模不再受限于FPGA内置的RAM的存储能力的限制，只需设置能够满足存储要求的外部设备即可，并且由于所述时钟模块提供了不同的第一时钟信号和第二时钟信号，使得所述数据缓存模块可以根据所述第一时钟信号和第二时钟信号，以乒乓缓存的方式缓存所述向量读取模块读取的数字测试向量，从而实现存储于外部设备中的数字测试向量的读取和缓存，解决了在量产测试的过程中，由于测试向量的规模较大，而导致的FPGA内置的RAM无法满足存储要求的问题。

Digital Mass Production Testing Machine, Acquisition Method of Incentive Signal and Comparing Method of Data to be Measured

This application discloses a digital mass production tester, an excitation signal acquisition method and a data comparison method to be tested, in which the digital mass production tester reads the digital test vectors stored in external devices through a vector reading module, so that the size of the digital test vectors is no longer limited by the storage capacity of RAM built in the FPGA, and only needs to be set up to meet the storage requirements. The external device can, and because the clock module provides different first and second clock signals, the data buffer module can cache the digital test vectors read by the vector reading module in the form of ping-pong caching according to the first and second clock signals, thereby realizing the digital test vectors stored in the external device. Reading and caching solve the problem that the RAM built in the FPGA can not meet the storage requirement due to the large scale of test vectors in the process of mass production testing.

【技术实现步骤摘要】
数字量产测试机、激励信号获取方法及待测数据比较方法
本申请涉及集成电路
，更具体地说，涉及一种数字量产测试机、激励信号获取方法及待测数据比较方法。
技术介绍
芯片(IntegratedCircuit，IC)，也称为集成电路，是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构。在芯片封装完成之后，出厂之前，还需要对芯片进行量产测试，现在的数模混合芯片设计中，不单单是测试模拟设计的性能，对于数字逻辑单元较多的数模混合芯片，带复杂数字设计的，一定要做扫描链测试，以提高产品的供货良率。而在现有技术中的量产测试过程中，用于量产测试的测试向量通常存储在FPGA(现场可编程门阵列，Field－ProgrammableGateArray)内置的RAM(随机存取存储器，RandomAccessMemory)中。但是对于测试向量规模较大的待测芯片而言，FPGA内置的RAM并不能够满足测试向量的存储要求。
技术实现思路
为解决上述技术问题，本申请提供了一种数字量产测试机、激励信号获取方法及待测数据比较方法，以解决在量产测试的过程中，由于测试向量的规模较大，而导致的FPGA内置的RAM无法满足存储要求的问题。为解决上述技术问题，本申请实施例提供了如下技术方案：一种数字量产测试机，包括：时钟模块、向量读取模块和数据缓存模块；其中，所述时钟模块用于向所述数据缓存模块提供第一时钟信号和第二时钟信号；所述向量读取模块用于读取存储于外部设备中的数字测试向量；所述数据缓存模块用于根据所述第一时钟信号和第二时钟信号，以乒乓缓存的方式缓存所述向量读取模块读取的数字测试向量，并根据缓存的数字测试向量生成激励信号向待测芯片传输。可选的，所述数据缓存模块还用于获取所述待测芯片传输的待测数据。可选的，还包括：数据比较模块；所述数据比较模块用于接收上位机发送的第三时钟信号，并根据所述第三时钟信号工作，和用于在工作模式时，比较所述待测数据与期待数据，并根据比较结果获得待测芯片的向量测试结果。可选的，所述数据比较模块还用于接收上位机发送的触发信号，并在接收到所述触发信号后，进入工作模式。可选的，所述向量读取模块为硬核处理器系统；所述硬核处理器系统根据所述第一时钟信号工作。一种激励信号获取方法，应用于待测芯片的数字向量测试，所述激励信号获取方法包括：获取第一时钟信号和第二时钟信号；获取从外部设备中读取的数字测试向量；根据所述第一时钟信号和第二时钟信号，以乒乓缓存的方式缓存所述向量读取模块读取的数字测试向量；根据缓存的数字测试向量生成激励信号向待测芯片传输。可选的，所述根据缓存的数字测试向量生成激励信号向待测芯片传输之后，还包括：获取所述待测芯片传输的待测数据。一种待测数据比较方法，应用于待测芯片的数字向量测试，所述待测数据比较方法包括：获取上位机发送的第三时钟信号；获取所述待测芯片发送的待测数据，所述待测数据为待测芯片接收到所述激励信号后，根据所述激励信号获得的数据；所述激励信号为根据以乒乓缓存的方式缓存的数字测试向量生成的激励信号；在工作模式时，比较所述待测数据与期待数据，并根据比较结果获得待测芯片的向量测试结果。可选的，所述获取上位机发送的第三时钟信号之后，还包括：接收上位机发送的触发信号，并在接收到所述触发信号后，进入工作模式。从上述技术方案可以看出，本申请实施例提供了一种数字量产测试机、激励信号获取方法及待测数据比较方法，其中，所述数字量产测试机通过向量读取模块读取存储于外部设备中的数字测试向量，使得所述数字测试向量的规模不再受限于FPGA内置的RAM的存储能力的限制，只需设置能够满足存储要求的外部设备即可，并且由于所述时钟模块提供了不同的第一时钟信号和第二时钟信号，使得所述数据缓存模块可以根据所述第一时钟信号和第二时钟信号，以乒乓缓存的方式缓存所述向量读取模块读取的数字测试向量，从而实现存储于外部设备中的数字测试向量的读取和缓存，解决了在量产测试的过程中，由于测试向量的规模较大，而导致的FPGA内置的RAM无法满足存储要求的问题。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为对芯片进行扫描链测试的框架结构示意图；图2为本申请的一个实施例提供的一种数字量产测试机的结构示意图；图3为本申请的另一个实施例提供的一种数字量产测试机的结构示意图；图4为本申请的一个实施例提供的一种作为数据比较模块24的I2C主机的状态机；图5为本申请的一个实施例提供的一种激励信号获取方法的流程示意图；图6为本申请的另一个实施例提供的一种激励信号获取方法的流程示意图；图7为本申请的一个实施例提供的一种待测数据比较方法的流程示意图；图8为本申请的另一个实施例提供的一种待测数据比较方法的流程示意图。具体实施方式正如
技术介绍
所述，数模混合设计的芯片在交付使用之前，都需要对芯片进行扫描链测试，参考图1，图1为对待测芯片进行扫描链测试的框架示意图，在图1中示出了上位机、待测芯片的数字单元和模拟单元以及FPGA模块；待测芯片的模拟单元接收两个电流源传输的工作电压，即第一电压VBAT和第二电压VDDIO。对于在量产测试过程中，所需的数字测试向量的规模较小的待测芯片而言，可以直接将数字测试向量存放在FPGA模块内置的RAM中。但是对于所需的数字测试向量的规模较大的待测芯片而言，FPGA模块内置的RAM无法满足该数字测试向量的存放要求。有鉴于此，本申请实施例提供了一种数字量产测试机，包括：时钟模块、向量读取模块和数据缓存模块；其中，所述时钟模块用于向所述数据缓存模块提供第一时钟信号和第二时钟信号；所述向量读取模块用于读取存储于外部设备中的数字测试向量；所述数据缓存模块用于根据所述第一时钟信号和第二时钟信号，以乒乓缓存的方式缓存所述向量读取模块读取的数字测试向量，并根据缓存的数字测试向量生成激励信号向待测芯片传输。所述数字量产测试机通过向量读取模块读取存储于外部设备中的数字测试向量，使得所述数字测试向量的规模不再受限于FPGA内置的RAM的存储能力的限制，只需设置能够满足存储要求的外部设备即可，并且由于所述时钟模块提供了不同的第一时钟信号和第二时钟信号，使得所述数据缓存模块可以根据所述第一时钟信号和第二时钟信号，以乒乓缓存的方式缓存所述向量读取模块读取的数字测试向量，从而实现存储于外部设备中的数字测试向量的读取和缓存，解决了在量产测试的过程中，由于测试向量的规模较大，而导致的FPGA内置的RAM无法满足存储要求的问题。下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。本申请实施例提供了一种数字量产测试机，如本文档来自技高网...

【技术保护点】
1.一种数字量产测试机，其特征在于，包括：时钟模块、向量读取模块和数据缓存模块；其中，所述时钟模块用于向所述数据缓存模块提供第一时钟信号和第二时钟信号；所述向量读取模块用于读取存储于外部设备中的数字测试向量；所述数据缓存模块用于根据所述第一时钟信号和第二时钟信号，以乒乓缓存的方式缓存所述向量读取模块读取的数字测试向量，并根据缓存的数字测试向量生成激励信号向待测芯片传输。

【技术特征摘要】
1.一种数字量产测试机，其特征在于，包括：时钟模块、向量读取模块和数据缓存模块；其中，所述时钟模块用于向所述数据缓存模块提供第一时钟信号和第二时钟信号；所述向量读取模块用于读取存储于外部设备中的数字测试向量；所述数据缓存模块用于根据所述第一时钟信号和第二时钟信号，以乒乓缓存的方式缓存所述向量读取模块读取的数字测试向量，并根据缓存的数字测试向量生成激励信号向待测芯片传输。2.根据权利要求1所述的数字量产测试机，其特征在于，所述数据缓存模块还用于获取所述待测芯片传输的待测数据。3.根据权利要求1所述的数字量产测试机，其特征在于，还包括：数据比较模块；所述数据比较模块用于接收上位机发送的第三时钟信号，并根据所述第三时钟信号工作，和用于在工作模式时，比较所述待测数据与期待数据，并根据比较结果获得待测芯片的向量测试结果。4.根据权利要求3所述的数字量产测试机，其特征在于，所述数据比较模块还用于接收上位机发送的触发信号，并在接收到所述触发信号后，进入工作模式。5.根据权利要求1所述的数字量产测试机，其特征在于，所述向量读取模块为硬核处理器系统；所述硬核处理器系统根据所述第一时钟信号...

【专利技术属性】
技术研发人员：蒋松鹰，姚炜，周佳宁，杜黎明，孙洪军，
申请(专利权)人：上海艾为电子技术股份有限公司，
类型：发明
国别省市：上海,31