电压模式驱动器的阻抗和摆幅控制制造技术

一种驱动电路，包括并联耦接在差分输入(Inn、Inp)和差分输出(Txn、Txp)之间并具有第一公共节点(Vrefp)和第二公共节点(Vrefn)的多个输出电路(208)。所述多个输出电路中的每个包括耦接在所述差分输入和所述差分输出之间的反相器对(Mp1、Mp2和Mn1、Mn2)和电阻器对(Rp、Rn)的串联组合；所述反相器对的第一源极端子耦接至所述第一公共节点；且所述反相器对的第二源极端子耦接至所述第二公共节点。所述驱动电路还包括第一电压调节器(2101)、第二电压调节器(2102)以及电流补偿电路(206)，所述第一电压调节器具有耦接至所述多个输出电路的第一公共节点的输出，所述第二电压调节器具有耦接至所述多个电路的第二公共节点的输出，所述电流补偿电路耦接在所述第一电压调节器和所述第二电压调节器的输出之间。

【技术实现步骤摘要】
【国外来华专利技术】电压模式驱动器的阻抗和摆幅控制
本专利技术公开的示例大体涉及电子电路，更具体来讲，涉及电压模式驱动器的阻抗和摆幅控制。
技术介绍
在串行通信系统中，发送器消耗了大部分总功率，发送器必须在低阻抗信道上提供足够的信号摆幅，同时保持适当的源终端。此外，发送器通常包括均衡以补偿信道中与频率相关的损耗。发送器中的驱动电路通常消耗发送器的大部分功率。驱动电路可实现为电流模式驱动器或电压模式驱动器。已知电压模式驱动器与电流模式驱动器相比消耗更少的功率。例如，电压模式驱动器可消耗比电流模式驱动器少四倍的直流(DC)功率，以提供相同的输出摆幅。用于发送器的电压模式驱动器需要摆幅和阻抗控制，使得摆幅和共模/差模反射损耗(returnloss)在规格范围内。一种用于驱动电路中的输出信号摆幅控制的技术是使用单个电压调节器来生成设定电压摆幅的参考电压。但是，使用单个调节器时，共模会随着驱动电路的输出摆幅的变化而发生移动。共模的这种移动会导致反射损耗超过规格。
技术实现思路
本公开描述了用于电压模式驱动器的阻抗和摆幅控制的技术。在一个示例中，一种驱动电路，包括并联耦接在差分输入和差分输出之间并具有第一公共节点和第二公共节点的多个输出电路。所述多个输出电路中的每个包括耦接在所述差分输入和所述差分输出之间的反相器对和电阻器对的串联组合；所述反相器对的第一源极端子耦接至所述第一公共节点；且所述反相器对的第二源极端子耦接至所述第二公共节点。所述驱动电路还包括第一电压调节器、第二电压调节器以及电流补偿电路，所述第一电压调节器具有耦接至所述多个输出电路的第一公共节点的输出，所述第二电压调节器具有耦接至所述多个电路的第二公共节点的输出，所述电流补偿电路耦接在所述第一电压调节器和所述第二电压调节器的输出之间。在另一个示例中，一种驱动电路，包括并联耦接在差分输入和差分输出之间并具有第一公共节点和第二公共节点的多个输出电路。所述多个输出电路中的每个包括耦接在所述差分输入和所述差分输出之间的使能电路对、反相器对和电阻器对的串联组合；第一晶体管，所述第一晶体管耦接在所述第一公共节点和所述反相器对的第一源极端子之间；以及第二晶体管，所述第二晶体管耦接在所述第二公共节点和所述反相器对的第二源极端子之间。所述驱动电路还包括串联耦接在所述第一和所述第二公共节点之间的第一和第二复制输出电路；控制电路，所述控制电路耦接至：所述输出电路中的每个中的第一和第二晶体管的相应栅极；以及所述第一和第二复制输出电路。在另一个示例中，一种控制发送器中的驱动电路的方法，包括：接收所述发送器中的均衡器的多个输出；将所述均衡器的所述多个输出中的每个耦接至所述驱动电路的所述多个输出电路中的至少一个；使能耦接至所述多个输出电路的第一和第二电压调节器；以及使能耦接在所述第一和第二电压调节器之间的多个电流补偿电路中的至少一个。参考以下详细描述可以理解这些和其他方面。附图说明为了能够详细理解上述特征的方式，可以通过参考示例实施方式来获得上面简要概述的更具体的描述，其中一些示例性实施方式在附图中示出。然而，应当理解，附图仅示出了典型的示例性实施方式，因此不被认为是对其范围的限制。图1是描绘串行通信系统的示例的框图。图2是根据一个示例的描绘输出驱动器的示意图。图3A-3B描绘了根据另一个示例的输出驱动器的示意图。图4是根据一个示例的描绘控制发送器中的驱动电路的方法的流程图。图5是描绘串行通信系统的示例的框图。图6是根据一个示例的描绘输出驱动器的示意图。图7是根据一个示例的描绘电压调节器的示意图。图8是根据一个示例的描述用于图7的电压调节器的误差放大器的示意图。图9是描绘串行通信系统的示例的框图。图10是根据一个示例的描绘发送器的一部分的框图。图11是根据一个示例的描绘输出驱动器的示意图。图12是描述图11的输出驱动器的电流补偿电路的示意图。图13A是示出1T主标记信号及其相关的2T奇数信号的示例性部分的表。图13B是示出1T主标记信号及其相关的2T偶数信号的示例性部分的表。为了便于理解，在可能的情况下使用相同的附图标记来表示附图中共有的相同元件。预期一个示例的元件可有利地并入其他示例中。具体实施方式以下参考附图描述各种特征。应该注意的是，附图可能按比例或不按比例绘制，并且整个附图中，类似结构或功能的元件由相同的附图标记表示。应该指出，这些附图只是为了便于描述这些特征。它们不旨在作为对要求保护的专利技术的详尽描述或作为对要求保护的专利技术的范围的限制。另外，所示示例不需要具有示出的所有方面或优点。结合特定示例描述的方面或优点不一定限于该示例，并且可以在任何其他示例中实践，即使没有如此示出，或者如果没有明确地如此描述。本公开描述了用于电压模式驱动器的阻抗和摆幅控制的技术。在一个示例中，驱动电路包括位于差分输入和差分输出之间的输出电路。所述输出电路耦接在第一和第二公共节点之间。每个输出电路包括反相器对和电阻器对，所述反相器对和电阻器对耦接在所述差分输入和所述差分输出之间。所述反相器对的第一源极端子耦接至所述第一公共节点；且所述反相器对的第二源极端子耦接至所述第二公共节点。第一和第二电压调节器耦接至所述第一和第二公共节点。电流补偿电路耦接在所述第一和第二电压调节器的输出之间。如下面进一步讨论的，可选择性地使能零个或更多个电流补偿电路以从电压调节器抽取(draw)伪电流(dummycurrent)以改善反射损耗。另外，使用双调节器可在低摆幅和高摆幅模式下实现固定的共模。下面将参考附图说明这些及进一步的方面。图1是描绘串行通信系统100的示例的框图。串行通信系统100包括通过传输介质160耦接至接收器126的发送器112。发送器112可以是串行器-解串器(SERDES)116的一部分。接收器126可以是SERDES122的一部分。传输介质160包括发送器112和接收器126之间的电路径，并可包括印刷电路板(PCB)迹线、通孔、电缆、连接器、去耦电容器等。在示例中，传输介质160包括匹配的传输线对，每个传输线具有特征阻抗(Z0)。为清楚起见，省略了SERDES116的接收器和SERDES122的发送器。在一些示例中，SERDES116可设置在集成电路(IC)110中，且SERDES122可设置在IC120中。通常，发送器112从并行数据路径生成串行数据信号(串行化)。串行数据信号具有特定的数据速率(符号率)。在一些示例中，来自并行数据路径的数据字节可在串行化之前使用例如8B/10B编码器等来进行编码。发送器112使用数字调制技术，比如二进制非归零(NRZ)脉冲幅度调制(PAM)，将串行数据信号驱动至传输介质160上。传输介质160向接收器126传播表示串行数据信号的符号(例如，逻辑“1”和逻辑“0”)的电信号。在所示示例中，传输介质160是差分信道。差分信道上的数据使用两个电信号(“真实”和“补偿”信号)表示。通过将真实信号驱动至其电压下限并将补偿信号驱动至其电压上限来表示逻辑“0”。通过将真实信号驱动至其电压上限并将补偿信号驱动至其电压下限来表示逻辑“1”。因此，每个传输的符号的逻辑值基于真实信号和补偿信号之间的差异，而不是单独地基于任一信号的电平。真实信号和补偿信号之间的峰峰值差异是电压摆幅(也称为信号摆幅或本文档来自技高网...

【技术保护点】
1.一种驱动电路，其特征在于，所述驱动电路包括：多个输出电路，所述多个输出电路并联耦接在差分输入和差分输出之间，并具有第一公共节点和第二公共节点，所述多个输出电路中的每个包括：反相器对和电阻器对的串联组合，所述反相器对和电阻器对的串联组合耦接在所述差分输入和所述差分输出之间；所述反相器对的第一源极端子，所述反相器对的第一源极端子耦接至所述第一公共节点；以及所述反相器对的第二源极端子，所述反相器对的第二源极端子耦接至所述第二公共节点；第一电压调节器，所述第一电压调节器具有耦接至所述多个输出电路的第一公共节点的输出；第二电压调节器，所述第二电压调节器具有耦接至所述多个输出电路的第二公共节点的输出；以及电流补偿电路，所述电流补偿电路耦接在所述第一电压调节器和所述第二电压调节器的输出之间。

【技术特征摘要】
【国外来华专利技术】2016.08.03 US 15/227,853;2016.08.11 US 15/234,584;1.一种驱动电路，其特征在于，所述驱动电路包括：多个输出电路，所述多个输出电路并联耦接在差分输入和差分输出之间，并具有第一公共节点和第二公共节点，所述多个输出电路中的每个包括：反相器对和电阻器对的串联组合，所述反相器对和电阻器对的串联组合耦接在所述差分输入和所述差分输出之间；所述反相器对的第一源极端子，所述反相器对的第一源极端子耦接至所述第一公共节点；以及所述反相器对的第二源极端子，所述反相器对的第二源极端子耦接至所述第二公共节点；第一电压调节器，所述第一电压调节器具有耦接至所述多个输出电路的第一公共节点的输出；第二电压调节器，所述第二电压调节器具有耦接至所述多个输出电路的第二公共节点的输出；以及电流补偿电路，所述电流补偿电路耦接在所述第一电压调节器和所述第二电压调节器的输出之间。2.根据权利要求1所述的驱动电路，其特征在于，所述电流补偿电路包括：多个电路，所述多个电路具有使能输入、第一偏置输入和第二偏置输入，所述多个电路中的每个具有串联连接的第一晶体管、第二晶体管和第三晶体管，以在所述第一电压调节器和第二电压调节器的输出之间提供电流路径。3.根据权利要求2所述的驱动电路，其特征在于，对于所述电流补偿电路的多个电路中的每个，所述第一晶体管的栅极被耦接以接收所述使能输入的信号，所述第二晶体管的栅极被耦接以接收所述第一偏置输入的信号，并且所述第三晶体管的栅极被耦接以接收所述第二偏置输入的信号。4.根据权利要求1所述的驱动电路，其特征在于，所述第一电压调节器包括：第一晶体管，所述第一晶体管耦接在供给电压源和所述多个输出电路的第一公共节点之间；以及第一运算放大器，所述第一运算放大器具有耦接至第一参考电压源的第一输入、耦接至所述多个输出电路的第一公共节点的第二输入，以及耦接至所述第一晶体管的栅极的输出。5.根据权利要求4所述的驱动电路，其特征在于，所述第二电压调节器包括：第二晶体管，所述第二晶体管耦接在接地源和所述多个输出电路的第二公共节点之间；以及第二运算放大器，所述第二运算放大器具有耦接至第二参考电压源的第一输入、耦接至所述多个输出电路的第二公共节点的第二输入，以及耦接至所述第二晶体管的栅极的输出。6.根据权利要求1所述的驱动电路，其特征在于，所述第二电压调节器包括：输出晶体管，所述输出晶体管包括耦接至第一电压供给节点的源极和耦接至输出节点的漏极；第一晶体管，所述第一晶体管包括耦接至所述输出节点的源极；第二晶体管，所述第二晶体管包括耦接至所述输出晶体管的栅极的源极和耦接至第二电压供给节点的漏极；电阻器，所述电阻器耦接在所述第二电压供给节点和第一节点之间，所述第一节点包括所述第一晶体管的漏极和所述第二晶体管的栅极；以及误差放大器，所述误差放大器包括耦接至参考电压节点的第一输入、耦接至所述输出节点的第二输入、以及耦接至所述第一晶体管的栅极的输出。7.根据权利要求6所述的驱动电路，其特...

【专利技术属性】
技术研发人员：S·W·林，K·L·陈，K·H·谭，H·赵，C·Y·科亚伊，Y·法兰斯，张琨永，N·纳兰，
申请(专利权)人：赛灵思公司，
类型：发明
国别省市：美国,US