一种分辨率可调的函数发生器偏置电压产生电路及方法技术

本发明专利技术公开了一种分辨率可调的函数发生器偏置电压产生电路及方法，电路包括数字调制器、滤波器和电压跟随器，所述数字调制器包括N位累加器，所述N位累加器的输出连接过零比较器，所述过零比较器的输出连接锁存器，所述锁存器的输出一路连接滤波器和电压跟随器，另一路串连数模转换器、垂直分辨率扩展映射器后反馈到所述N位累加器的输入端；所述锁存器还与时钟信号发生器连接，所述N位累加器、过零比较器、锁存器、数模转换器及垂直分辨率扩展映射器都在FPGA中搭建，本发明专利技术公开的电路及方法能够在很少硬件电路和处理器资源支持的情况下，灵活地产生所需的偏置电压，减小电路体积。

【技术实现步骤摘要】
一种分辨率可调的函数发生器偏置电压产生电路及方法
本专利技术涉及一种偏置电压产生电路及方法，特别涉及一种分辨率可调的函数发生器偏置电压产生电路及方法。
技术介绍
函数发生器目前已成为研发、制造和维修电子设备不可或缺的工具。随着科技和市场需求的不断发展，函数发生器的功能日益强大和丰富，而其体积正向手持式、小型化、集成化方向快速发展。当前函数发生器的偏置范围一般在±2.5V之间，往往由数模转换芯片(DAC)产生正电压，再由放大器扩展为正负电压，其分辨率都是固定的，为了得到较高的分辨率，就需要更换更高性能和分辨率的DAC芯片，一方面增加成本，另一方面无法灵活改变偏置电压的分辨率。
技术实现思路
为解决上述技术问题，本专利技术提供了一种分辨率可调的函数发生器偏置电压产生电路及方法，以达到能够在很少硬件电路和处理器资源支持的情况下，灵活地产生所需的偏置电压，减小电路体积的目的。为达到上述目的，本专利技术的技术方案如下：一种分辨率可调的函数发生器偏置电压产生电路，包括数字调制器、滤波器和电压跟随器，所述数字调制器包括N位累加器，所述N位累加器的输出连接过零比较器，所述过零比较器的输出连接锁存器，所述锁存器的输出一路连接滤波器和电压跟随器，另一路串连数模转换器、垂直分辨率扩展映射器后反馈到所述N位累加器的输入端；所述锁存器还与时钟信号发生器连接，所述N位累加器、过零比较器、锁存器、数模转换器及垂直分辨率扩展映射器都在FPGA中搭建。上述方案中，所述数模转换器为1Bit数模转换器。上述方案中，所述滤波器为一阶无源低通滤波器。上述方案中，所述数字调制器为一阶Delta-Sigma数字调制器。一种分辨率可调的函数发生器偏置电压产生方法，采用上述的分辨率可调的函数发生器偏置电压产生电路，包括如下过程：(1)初始化N位累加器，分辨率将同时被设定为N位；(2)设置输出波形偏置电压的期望值；(3)N位累加器不断地将偏置电压的期望值和反馈通路的反馈值的差值进行累加，如果本次计算结果大于0，过零比较器输出高电平，如果本次计算结果小于等于0，过零比较器输出低电平；过零比较器的输出结果通过锁存器来定时同步输出反应偏置电压大小的数字调制信号；反馈通路由数模转换器以及垂直分辨率扩展映射器组成，数模转换器的输入为锁存器输出的数字调制信号，数模转换器的输出通过垂直分辨率扩展映射，将低电平映射为数字0，将高电平映射为模拟波形量化数据的最大幅值2N-1，从而得到反馈值；反馈值被反馈到N位累加器的前端，与偏置电压的期望值作差后，进入N位累加器进行累加，不断重复该步骤；(4)锁存器输出的数字调制信号送给低通滤波器，经过低通滤波后，由电压跟随器输出对应的偏置电压。通过上述技术方案，本专利技术提供的一种分辨率可调的函数发生器偏置电压产生电路及方法能够在很少硬件电路和处理器资源支持的情况下，灵活地产生所需的偏置电压，波形产生效率高，使得函数发生器的配置更为灵活高效；只需极少的硬件电路支持，进一步降低了成本，缩小了电路体积；输出的偏置电压分辨率可以任意设置。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。图1为本专利技术实施例所公开的一种分辨率可调的函数发生器偏置电压产生电路示意图；图2为本专利技术实施例所公开的一阶Delta-Sigma数字调制器的程序流程图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述。本专利技术提供了一种分辨率可调的函数发生器偏置电压产生电路及方法，该电路及方法可以设置偏置电压的分辨率，灵活高效。如图1所示的分辨率可调的函数发生器偏置电压产生电路，包括数字调制器、滤波器和电压跟随器，数字调制器包括N位累加器，N位累加器的输出连接过零比较器，过零比较器的输出连接锁存器，锁存器的输出一路连接滤波器和电压跟随器，另一路串连数模转换器、垂直分辨率扩展映射器后反馈到N位累加器的输入端；锁存器还与时钟信号发生器连接，N位累加器、过零比较器、锁存器、数模转换器及垂直分辨率扩展映射器都在FPGA中搭建。本实施例中，数模转换器为1Bit数模转换器，滤波器为一阶无源低通滤波器，数字调制器为一阶Delta-Sigma数字调制器。电压跟随器采用运算放大器来实现，目的是增加输出驱动能力。一种分辨率可调的函数发生器偏置电压产生方法，采用上述的分辨率可调的函数发生器偏置电压产生电路，包括如下过程：(1)初始化N位累加器，分辨率将同时被设定为N位；(2)设置输出波形偏置电压的期望值；(3)N位累加器不断地将偏置电压的期望值和反馈通路的反馈值的差值进行累加，如果本次计算结果大于0，过零比较器输出高电平，如果本次计算结果小于等于0，过零比较器输出低电平；过零比较器的输出结果通过锁存器来定时同步输出反应偏置电压大小的数字调制信号；反馈通路由数模转换器以及垂直分辨率扩展映射器组成，数模转换器的输入为锁存器输出的数字调制信号，数模转换器的输出通过垂直分辨率扩展映射，将低电平映射为数字0，将高电平映射为模拟波形量化数据的最大幅值2N-1，从而得到反馈值；反馈值被反馈到N位累加器的前端，与偏置电压的期望值作差后，进入N位累加器进行累加，不断重复该步骤；(4)锁存器输出的数字调制信号送给低通滤波器，经过低通滤波后，由电压跟随器输出对应的偏置电压。一阶Delta-Sigma数字调制器的程序流程图如图2所示，具体实现方法如下：(1)初始化N位累加器ACC＝0，初始化波形量化数据索引i＝0；(2)读取第i个N位波形量化数据data[i]；(3)ACC＝ACC+data[i]；(4)判断ACC是否溢出，如果本次计算结果大于2N-1，累加器溢出，则调制端口输出高电平，i＝i+1，判断i是否达到最大？如果达到最大则结束，没有达到最大则返回(2)；如果不溢出，调制端口输出低电平，i＝i+1，判断i是否达到最大？如果达到最大则结束，没有达到最大则返回(2)。仅从调制信号最终输出结果即可看出，以上流程能够充分利用数字处理器的特性，高效地实现图1所示的数字调制器反馈逻辑，最终获得只有高低电平输出的数字调制信号，这样，锁存器的输出为一系列调制信号，调制信号连接滤波器，通过滤波器滤波后，输出电压的平均值无限接近于所设置的偏置电压。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本专利技术。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本专利技术的精神或范围的情况下，在其它实施例中实现。因此，本专利技术将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。本文档来自技高网...

【技术保护点】
1.一种分辨率可调的函数发生器偏置电压产生电路，其特征在于，包括数字调制器、滤波器和电压跟随器，所述数字调制器包括N位累加器，所述N位累加器的输出连接过零比较器，所述过零比较器的输出连接锁存器，所述锁存器的输出一路连接滤波器和电压跟随器，另一路串连数模转换器、垂直分辨率扩展映射器后反馈到所述N位累加器的输入端；所述锁存器还与时钟信号发生器连接，所述N位累加器、过零比较器、锁存器、数模转换器及垂直分辨率扩展映射器都在FPGA中搭建。

【技术特征摘要】
1.一种分辨率可调的函数发生器偏置电压产生电路，其特征在于，包括数字调制器、滤波器和电压跟随器，所述数字调制器包括N位累加器，所述N位累加器的输出连接过零比较器，所述过零比较器的输出连接锁存器，所述锁存器的输出一路连接滤波器和电压跟随器，另一路串连数模转换器、垂直分辨率扩展映射器后反馈到所述N位累加器的输入端；所述锁存器还与时钟信号发生器连接，所述N位累加器、过零比较器、锁存器、数模转换器及垂直分辨率扩展映射器都在FPGA中搭建。2.根据权利要求1所述的一种分辨率可调的函数发生器偏置电压产生电路，其特征在于，所述数模转换器为1Bit数模转换器。3.根据权利要求1所述的一种分辨率可调的函数发生器偏置电压产生电路，其特征在于，所述滤波器为一阶无源低通滤波器。4.根据权利要求1所述的一种分辨率可调的函数发生器偏置电压产生电路，其特征在于，所述数字调制器为一阶Delta-Sigma数字调制器。5.一种分辨率可调的函数发生器偏置电压产生...

【专利技术属性】
技术研发人员：邵建波，刘洪庆，郭同华，
申请(专利权)人：中电科仪器仪表有限公司，
类型：发明
国别省市：山东,37