【技术实现步骤摘要】
硅通孔容错电路和集成电路
本公开涉及集成电路
，具体而言，涉及一种硅通孔容错电路和集成电路。
技术介绍
在摩尔定律时代，半导体集成电路经过几十年的快速发展，已经受到元器件尺寸、功能增强、成本效益等方面的严重制约，为突破集成电路发展的现有的物理局限和材料局限，三维集成电路(3DIC)技术应运而生。基于硅通孔(ThroughSiliconVia，TSV)的三维集成电路(3DIC)通过硅通孔将多层芯片垂直堆叠集成，由于采用了非常短的硅通孔代替平面集成电路中的长互连线，使其具有诸多优点，例如低延迟、低功耗、高性能等，从而使基于硅通孔的三维集成电路具有广阔的应用前景。然而，在三维集成电路的硅通孔制造过程以及硅通孔键合的过程中，由于当前工艺和材料的限制，可能会造成硅通孔的缺陷或失效。另外，即使单个硅通孔的失效也将会导致整个三维集成电路芯片的失效。而目前，还没有较好的能够解决硅通孔失效问题的方案。需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
本公开的目的在于提供一种硅通孔容错电...
【技术保护点】
1.一种硅通孔容错电路，其特征在于，包括：工作硅通孔；备用硅通孔；容错控制模块，分别与所述工作硅通孔和所述备用硅通孔相连接；解码器，与所述容错控制模块连接；其中，所述容错控制模块基于所述解码器的所述工作硅通孔的位置编码断开所述工作硅通孔以及开通所述备用硅通孔。
【技术特征摘要】
1.一种硅通孔容错电路，其特征在于，包括：工作硅通孔；备用硅通孔；容错控制模块，分别与所述工作硅通孔和所述备用硅通孔相连接；解码器，与所述容错控制模块连接；其中，所述容错控制模块基于所述解码器的所述工作硅通孔的位置编码断开所述工作硅通孔以及开通所述备用硅通孔。2.根据权利要求1所述的硅通孔容错电路，其特征在于，所述容错控制模块包括：输入控制单元，分别与所述工作硅通孔的输入端以及所述备用硅通孔的输入端相连接；其中，所述输入控制单元基于所述解码器的所述工作硅通孔的位置编码断开所述工作硅通孔以及开通所述备用硅通孔。3.根据权利要求2所述的硅通孔容错电路，其特征在于，所述输入控制单元包括第一晶体管、第二晶体管和第一反相器；其中，所述第一晶体管基于所述解码器的所述工作硅通孔的位置编码断开所述工作硅通孔；由所述第二晶体管和所述第一反相器构成的电路单元基于所述解码器的所述工作硅通孔的位置编码开通所述备用硅通孔。4.根据权利要求3所述的硅通孔容错电路，其特征在于，所述第一晶体管和所述第二晶体管均具有控制端、第一端和第二端，所述第一反相器具有第一端和第二端；所述第一晶体管的控制端与所述解码器的输出端连接，所述第一晶体管的第一端用于接收待输入所述工作硅通孔的信号，所述第一晶体管的第二端与所述工作硅通孔的输入端连接；所述第一反相器的第一端与所述解码器的输出端连接，所述第一反相器的第二端与所述第二晶体管的控制端连接；所述第二晶体管的第一端用于接收待输入所述工作硅通孔的信号，所述第二晶体管的第二端与所述备用硅通孔的输入端连接。5.根据权利要求2所述的硅通孔容错电路，其特征在于，所述输入控制单元包括第一晶体管、第二晶体管、第一反相器和第一备用晶体管；其中，所述第一晶体管基于所述解码器的所述工作硅通孔的位置编码断开所述工作硅通孔；所述第一备用晶体管基于所述解码器的所述备用硅通孔的位置编码开通所述备用硅通孔；由所述第二晶体管和所述第一反相器构成的电路单元基于所述解码器的所述工作硅通孔的位置编码将所述第一晶体管与所述第一备用晶体管连接。6.根据权利要求5所述的硅通孔容错电路，其特征在于，所述第一晶体管、所述第二晶体管和所述第一备用晶体管均具有控制端、第一端和第二端，所述第一反相器具有第一端和第二端；所述第一晶体管的控制端与所述解码器的第一输出端连接，所述第一晶体管的第一端用于接收待输入所述工作硅通孔的信号，所述第一晶体管的第二端与所述工作硅通孔的输入端连接；所述第一反相器的第一端与所述解码器的第一输出端连接，所述第一反相器的第二端与所述第二晶体管的控制端连接；所述第二晶体管的第一端用于接收待输入所述工作硅通孔的信号，所述第二晶体管的第二端与所述第一备用晶体管的第一端连接；所述第一备用晶体管的控制端与所述解码器的第二输出端连接，所述第一备用晶体管的第二端与所述备用硅通孔的输入端连接。7.根据权利要求2所述的硅通孔容错电路，其特征在于，所述容错控制模块还包括：输出控制单元，分别与所述工作硅通孔的输出端以及所述备用硅通孔的输出端相连接；...
【专利技术属性】
技术研发人员：杨正杰，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽,34
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。