高带宽存储系统技术方案

本发明专利技术提供一种高带宽存储(HBM)系统，包含高带宽存储装置和逻辑电路。逻辑电路从主机装置接收第一命令且将接收到的第一命令转换成通过第二接口发送到高带宽存储装置的存储器内处理(PIM)命令。从主机装置接收到第一命令时与高带宽存储系统准备好从主机装置接收另一命令时之间的时间是确定性的。逻辑电路还从主机装置接收第四命令和第五命令。第五命令请求时间估计信息，所述时间估计信息和接收到第五命令时与高带宽存储系统准备好从主机装置接收另一命令时之间的时间相关。时间估计信息包含确定性时间段和非确定性时间段的估计时间段。

【技术实现步骤摘要】
高带宽存储系统[相关申请的交叉参考]本专利申请主张在2017年9月14日提出申请的美国临时专利申请第62/558,726号的优先权、在2017年9月14日提出申请的临时专利申请第62/558,732号的优先权以及在2017年9月14日提出申请的临时专利申请第62/558,741号的优先权，所述各临时专利申请的公开内容全文并入本申请供参考。
本文所公开的主题大体来说涉及高带宽存储(HBM)系统，且更具体来说，涉及一种能够在存储器操作中进行确定的处理及不确定的处理以与主机装置接口的系统及协议。
技术介绍
新兴应用(比如，深度神经网络)使用大规模的计算及存储能力来对不同的数据集进行训练并以高的准确性进行学习。此外，随着应用(比如，高性能计算(high-performancecomputing，HPC)、图形算法等)变为数据及计算密集型的，能量效率及低延迟成为关键特性。存储器内处理(processinginmemory，PIM)能够通过在动态随机存取存储器(dynamicrandomaccessmemory，DRAM)逻辑裸片上排程复杂的操作来解决这些挑战，从而以较低功率技术进程提供额外的计本文档来自技高网...

【技术保护点】
1.一种高带宽存储系统，其特征在于，包括：高带宽存储装置；以及逻辑电路，包括能够耦合到主机装置的第一接口和耦合到所述高带宽存储装置的第二接口，所述逻辑电路能够从所述主机装置接收第一命令且将所接收到的第一命令转换成存储器内处理命令，所述存储器内处理命令通过所述第二接口发送到所述高带宽存储装置，从所述主机装置接收到所述第一命令的时刻与所述高带宽存储系统准备好从所述主机装置接收另一命令的时刻之间的时间是确定性的。

【技术特征摘要】
2017.09.14 US 62/558,741;2017.09.14 US 62/558,726;1.一种高带宽存储系统，其特征在于，包括：高带宽存储装置；以及逻辑电路，包括能够耦合到主机装置的第一接口和耦合到所述高带宽存储装置的第二接口，所述逻辑电路能够从所述主机装置接收第一命令且将所接收到的第一命令转换成存储器内处理命令，所述存储器内处理命令通过所述第二接口发送到所述高带宽存储装置，从所述主机装置接收到所述第一命令的时刻与所述高带宽存储系统准备好从所述主机装置接收另一命令的时刻之间的时间是确定性的。2.根据权利要求1所述的高带宽存储系统，其特征在于，所述第一命令是用于所述高带宽存储装置中的单个地址上的存储器内处理操作或所述高带宽存储装置中同一行中的多个地址上的存储器内处理操作。3.根据权利要求2所述的高带宽存储系统，其特征在于，所述逻辑电路还接收来自所述主机装置的用于所述高带宽存储装置中同一通道中的一个或多个存储体内的存储器内处理操作的第二命令，从所述主机装置接收到所述第二命令的时刻与所述高带宽存储系统准备好从所述主机装置接收另一命令的时刻之间的时间是确定性的。4.根据权利要求3所述的高带宽存储系统，其特征在于，所述逻辑电路还接收来自所述主机装置的用于跨所述高带宽存储装置中不同存储体的存储器内处理操作的第三命令，从所述主机装置接收到所述第三命令的时刻与所述高带宽存储系统准备好从所述主机装置接收另一命令的时刻之间的时间是确定性的。5.根据权利要求4所述的高带宽存储系统，其特征在于，所述逻辑电路还接收来自所述主机装置的用于所述高带宽存储装置中的存储器内处理操作的第四命令和在所述第四命令之后来自所述主机装置的第五命令，所述第五命令请求第一时间估计信息，所述第一时间估计信息和从所述主机装置接收到所述第五命令的时刻与所述高带宽存储系统准备好从所述主机装置接收另一命令的时刻之间的时间相关，所述第一时间估计信息包含确定性时间段和估计时间段。6.根据权利要求5所述的高带宽存储系统，其特征在于，所述逻辑电路还接收来自所述主机装置的用于所述高带宽存储装置中的存储器内处理操作的第六命令和在所述第六命令之后来自所述主机装置的第七命令，所述第七命令请求第二时间估计信息，所述第二时间估计信息和从所述主机装置接收到所述第六命令的时刻与所述高带宽存储系统准备好从所述主机装置接收另一命令的时刻之间的时间相关，所述第二时间估计信息包含确定性时间段和基于信用的时间段。7.根据权利要求6所述的高带宽存储系统，其特征在于，所述逻辑电路还接收来自所述主机装置的用于所述高带宽存储装置中的存储器内处理操作的第八命令和在所述第八命令之后来自所述主机装置的第九命令，所述第九命令请求第三时间估计信息，所述第三时间估计信息和从所述主机装置接收到所述第九命令的时刻与所述高带宽存储系统准备好从所述主机装置接收另一命令的时刻之间的时间相关，所述第三时间估计信息包含确定性时间段和重试时间段。8.根据权利要求1所述的高带宽存储系统，其特征在于，所述第一命令是用于所述高带宽存储装置中同一通道中的一个或多个存储体内的存储器内处理操作。9.根据权利要求1所述的高带宽存储系统，其特征在于，所述第一命令是用于跨所述高带宽存储装置中不同存...

【专利技术属性】
技术研发人员：克里希纳·T·马拉迪，郑宏忠，罗伯特·瑞南，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR