一种双控制器的主从状态判断方法、控制器及存储介质技术

本申请公开了一种双控制器的主从状态判断方法，包括：第一控制器获取第二控制器的复杂可编程逻辑器件CPLD输出管脚的信息，第一控制器根据获取到的信息判断第二控制器的状态，若第二控制器为主控状态，则第一控制器设置第一控制器的CPLD的输出管脚输出从控状态信息。本申请实施例还提供相应的控制器以及存储介质。本申请技术方案根据第二控制器的CPLD输出管脚信息判断第二控制器的状态，可以很快实现双控制器的主从协商，不依赖系统做复杂的程序判断，提高系统运行的稳定性和可靠性。

A Master-Slave State Judgment Method, Controller and Storage Medium with Double Controllers

【技术实现步骤摘要】
一种双控制器的主从状态判断方法、控制器及存储介质
本申请涉及控制器领域，具体涉及一种双控制器的主从状态判断方法。
技术介绍
存储阵列通常采用双控制器架构，当某一控制器发生故障或失效时，备用控制器立即介入并接管故障控制器的工作，处于运行状态的控制器称之为主控制器，处于备用状态的控制器称之为从控制器。目前，对于双控制器的主从状态的判断，一般是通过基板管理控制器(baseboardmanagementcontrolle，BMC)小系统协商来判断。但是，在实际应用过程中，由于BMC升级或者启动需要较长的时间，将会导致BMC较长时间无法正常工作，此时很难判断控制器的主从，影响系统运行的稳定性和可靠性。
技术实现思路
本申请实施例提供一种双控制器的主从状态判断方法、控制器及存储介质，通过复杂可编程逻辑器件(complexprogrammablelogicdevice,CPLD)能很快实现双控制器的主从协商，不依赖系统做复杂的程序判断，提高系统运行的稳定性和可靠性。为达到上述目的，本申请实施例提供如下技术方案：本申请第一方面提供一种双控制器的主从状态判断方法，可以包括：第一控制器获取第二控制器的复杂可编程逻辑器件CPLD输出管脚的信息。第一控制器根据获取到的信息判断第二控制器的状态。若第二控制器为主控状态，则第一控制器设置第一控制器的CPLD的输出管脚输出从控状态信息。可选地，结合上述第一方面，在第一种可能的实现方式中，在第一控制器根据获取到的信息判断第二控制器的状态之后，还可以包括：若第二控制器为从控状态，则第一控制器设置第一控制器的CPLD的输出管脚输出主控状态信息。可选地，结合上述第一方面，在第二种可能的实现方式中，在第一控制器根据获取到的信息判断第二控制器的状态之后，还可以包括：若第二控制器为无效状态，则第一控制器设置第一控制器的CPLD的输出管脚输出主控状态信息。可选地，结合上述第一方面、第一方面第一种或第二种可能的实现方式，在第三种可能的实现方式中，在第一控制器获取第二控制器的复杂可编程逻辑器件CPLD输出管脚的信息之前，还可以包括：第一控制器获取第二控制器的上电状态。若第二控制器为未上电状态，则第一控制器设置第一控制器的CPLD的输出管脚输出主控状态信息。可选地，结合上述第一方面、第一方面第一种或第二种可能的实现方式，在第四种可能的实现方式中，还可以包括：第一控制器的CPLD的输入输出I/O管脚和第二控制器的CPLD的I/O管脚相连，输入输出I/O管脚可以包括输出管脚。本申请第二方面提供一种控制器，该控制器具有实现上述第一方面或第一方面任意一种可能实现方式的方法的功能。该功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。该硬件或软件包括一个或多个与上述功能相对应的模块。本申请第三方面提供一种控制器，该控制器可以包括：处理器和存储器，存储器中存储有程序指令,处理器用于执行存储器中存储的程序指令，执行如上述第一方面或第一方面任意一种可能实现方式的双控制器的主从状态判断方法。本申请第四方面提供一种计算机可读存储介质，当指令在计算机装置上运行时，使得计算机装置执行如上述第一方面或第一方面任意一种可能实现方式的双控制器的主从状态判断方法。本申请第五方面提供一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机可以执行上述第一方面或第一方面任意一种可能实现方式的双控制器的主从状态判断方法。本申请实第六方面提供一种双控制器系统，包括第一控制器和第二控制器，该第一控制器为上述第一方面或第一方面任意一种可能的实现方式中所描述的第一控制器。该第二控制器为上述第一方面或第一方面任意一种可能的实现方式中所描述的第二控制器。本申请技术方案中第一控制器获取第二控制器的CPLD输出管脚信息，根据第二控制器的CPLD输出管脚信息可以判断第二控制器的状态，当第二控制器为主控状态时，则将第一控制器设置为从控状态。由于CPLD具有上电快速，升级可以使用背景background升级模式的特点，使得通过CPLD能很快实现双控制器的主从协商，不依赖系统做复杂的程序判断，提高系统运行的稳定性和可靠性。附图说明图1为本申请实施例中双控制器的主从状态判断方法的一个实施例示意图；图2为本申请实施例中双控制器的主从状态判断方法的另一个实施例示意图；图3为本申请实施例中双控制器的主从状态判断方法的另一个实施例示意图；图4为本申请实施例中双控制器的主从状态判断方法的另一个实施例示意图；图5为本申请实施例中控制器的一个实施例示意图；图6为本申请实施例中控制器的硬件结构的一个实施例示意图。具体实施方式下面结合附图，对本申请的实施例进行描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。本领域普通技术人员可知，随着技术的发展和新场景的出现，本申请实施例提供的技术方案对于类似的技术问题，同样适用。本申请实施例提供一种双控制器的主从状态判断方法、控制器及存储介质，根据第二控制器的CPLD输出管脚信息可以判断第二控制器的状态，当第二控制器为主控状态时，则将第一控制器设置为从控状态。由于CPLD具有上电快速，升级可以使用背景background升级模式的特点，使得通过CPLD能很快实现双控制器的主从协商，不依赖系统做复杂的程序判断，提高系统运行的稳定性和可靠性。以下分别进行详细说明。本申请中字符“/”，一般表示前后关联对象是一种“或”的关系。本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或模块的过程、方法、系统、产品或装置不必限于清楚地列出的那些步骤或模块，而是可包括没有清楚地列出的或对于这些过程、方法、产品或装置固有的其它步骤或模块。在本申请中出现的对步骤进行的命名或者编号，并不意味着必须按照命名或者编号所指示的时间/逻辑先后顺序执行方法流程中的步骤，已经命名或者编号的流程步骤可以根据要实现的技术目的变更执行次序，只要能达到相同或者相类似的技术效果即可。本申请中所出现的模块的划分，是一种逻辑上的划分，实际应用中实现时可以有另外的划分方式，例如多个模块可以结合成或集成在另一个系统中，或一些特征可以忽略，或不执行，另外，所显示的或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，模块之间的间接耦合或通信连接可以是电性或其他类似的形式，本申请中均不作限定。并且，作为分离部件说明的模块或子模块可以是也可以不是物理上的分离，可以是也可以不是物理模块，或者可以分布到多个电路模块中，可以根据实际的需要选择其中的部分或全部模块来实现本申请方案的目的。图1为本申请实施例中双控制器的主从状态判断方法的一个实施例示意图。如图1所示，本申请实施例提供的双控制器的主从状态判断方法的一实施例包括：101、第一控制器获取第二控制器的CPLD输出管脚的信息。CPLD包括输入输出I/O管脚，I/O管脚包括输出管脚。第一控制器的CPLD的I/O管脚和第二控制器的CPLD的本文档来自技高网...

【技术保护点】
1.一种双控制器的主从状态判断方法，其特征在于，包括：第一控制器获取第二控制器的复杂可编程逻辑器件CPLD输出管脚的信息；所述第一控制器根据获取到的所述信息判断所述第二控制器的状态；若所述第二控制器为主控状态，则所述第一控制器设置所述第一控制器的CPLD的输出管脚输出从控状态信息。

【技术特征摘要】
1.一种双控制器的主从状态判断方法，其特征在于，包括：第一控制器获取第二控制器的复杂可编程逻辑器件CPLD输出管脚的信息；所述第一控制器根据获取到的所述信息判断所述第二控制器的状态；若所述第二控制器为主控状态，则所述第一控制器设置所述第一控制器的CPLD的输出管脚输出从控状态信息。2.根据权利要求1所述的方法，其特征在于，在所述第一控制器根据获取到的所述信息判断所述第二控制器的状态之后，还包括：若所述第二控制器为从控状态，则所述第一控制器设置所述第一控制器的CPLD的输出管脚输出主控状态信息。3.根据权利要求1所述的方法，其特征在于，在所述第一控制器根据获取到的所述信息判断所述第二控制器的状态之后，还包括：若所述第二控制器为无效状态，则所述第一控制器设置所述第一控制器的所述CPLD的输出管脚输出主控状态信息。4.根据权利要求1至3任一所述的方法，其特征在于，在所述第一控制器获取第二控制器的复杂可编程逻辑器件CPLD输出管脚的信息之前，还包括：所述第一控制器获取所述第二控制器的上电状态；若所述第二控制器为未上电状态，则所述第一控制器设置所述第一控制器的CPLD的输出管脚输出主控状态信息。5.根据权利要求1至3任一所述的方法，其特征在于，所述第一控制器的CPLD的输入输出I/O管脚和所述第二控制器的CPLD的I/O管脚相连，所述输入输出I/O管脚包括所述输出管脚...

【专利技术属性】
技术研发人员：彭强，上官宇剑，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41