包括辅助电路的电压控制电路和存储器装置制造方法及图纸

本发明专利技术提供了包括辅助电路的电压控制电路和包括所述电压控制电路的存储器装置。所述存储器装置包括：易失性存储器单元阵列，其连接到多个字线并且包括存储器单元，所述存储器单元包括至少一个晶体管；以及辅助电路，其连接到所述多个字线中的至少一个并调整所述多个字线中的每个的驱动电压电平，其中，所述辅助电路包括二极管NMOS晶体管，所述NMOS晶体管具有彼此连接的栅极和漏极。

Voltage Control Circuits and Memory Devices Including Auxiliary Circuits

The invention provides a voltage control circuit including an auxiliary circuit and a memory device including the voltage control circuit. The memory device includes: a volatile memory unit array connected to multiple word lines and comprising a memory unit comprising at least one transistor; and an auxiliary circuit connected to at least one of the multiple word lines and adjusting the driving voltage level of each of the multiple word lines, wherein the auxiliary circuit includes a diode NMOS crystal. The NMOS transistor has a gate and a drain connected to each other.

【技术实现步骤摘要】
包括辅助电路的电压控制电路和存储器装置相关申请的交叉引用本申请要求于2017年9月12日在韩国知识产权局提交的韩国专利申请No.10-2017-0116657的权益，其公开内容通过引用方式整体并入本文。
本专利技术构思涉及电压控制电路和存储器装置，其包括用于减少读取干扰误差的辅助电路。
技术介绍
半导体存储器装置是通过使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)、磷化铟等的半导体来实现的存储器装置。半导体存储器装置可以大致分为易失性存储器和非易失性存储器。易失存储器指的是其中存储的数据在电源被切断时被破坏的存储器。易失性存储器装置的示例包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、锁存器、触发器和寄存器。由于在存储器制造中使用更精细的工艺，以及/或者由于存储器被配置用于较低的工作电压，所以可能发生“读取干扰”现象，在所述“读取干扰”现象中，在读取过程中在存储器单元上执行错误的写入，或者在写入过程中在不是写入目标的存储器单元上执行写入。
技术实现思路
本专利技术构思提供一种包括辅助电路的存储器装置，所述辅助电路根据存储器单元的特性或温度来调整字线驱动电压。本专利技术构思还提供一种包括辅助电路的电压控制电路，所述辅助电路根据存储器单元的特性或温度来调整字线驱动电压。根据本专利技术构思的一个方面，提供了一种存储器装置，包括：易失性存储器单元阵列，其连接到多个字线并且包括存储器单元，所述存储器单元包括至少一个晶体管；字线驱动器，其连接到所述多个字线；以及辅助电路，其连接到所述字线驱动器并被配置为通过所述字线驱动器来调整所述多个字线中用于从所述存储器单元的读取操作的字线的字线驱动电压，其中，所述辅助电路包括具有二极管连接结构(例如，彼此连接的栅极和漏极)的二极管N沟道金属氧化物半导体(NMOS)晶体管。根据本专利技术构思的另一方面，提供了一种存储器装置，包括：易失性存储器单元阵列，其连接到字线并且包括存储器单元，所述存储器单元包括至少一个晶体管；字线驱动器，其通过响应于字线驱动信号而将字线驱动电压施加到字线中的每一个来驱动所述字线中的每一个；驱动电源电路，其经由第一节点连接到字线驱动器，并且响应于电源电压开关信号而将电源电压施加到第一节点；以及辅助电路，其包括至少一个NMOS晶体管，并通过基于所述至少一个NMOS晶体管的特性来降低电源电压在第一节点处的电平来控制所述字线驱动电压的电平，其中，辅助电路取决于所述至少一个NMOS晶体管的单元特性或温度中的至少一个来调整字线驱动电压的电平。根据本专利技术构思的又一个方面，提供了包括在静态随机存取存储器(SRAM)中的电压控制电路，所述电压控制电路包括：具有二极管连接结构(例如，栅极短接至漏极)的NMOS晶体管；以及开关晶体管，所述开关晶体管的一端连接到二极管NMOS晶体管的一端，并且所述开关晶体管的另一端连接到字线并且被控制为在所述二极管NMOS晶体管和所述字线之间执行开关操作，其中，所述电压控制电路取决于SRAM的存储器单元的阈值电压特性或温度中的至少一个，基于二极管NMOS晶体管的特性来调整字线的驱动电压。根据本专利技术构思的又一方面，提供了一种存储器装置，包括：易失性存储器单元阵列，其连接到多个字线并且包括存储器单元，所述存储器单元包括至少一个晶体管；辅助电路，其连接到所述多个字线并被配置为调整用于从所述存储器单元的读操作的选择字线的字线驱动电压，其中，所述辅助电路包括多个NMOS晶体管，每个NMOS晶体管具有二极管连接结构；以及辅助开关电路，其包括多个开关晶体管，每个开关晶体管分别在所述多个NMOS晶体管中的对应的一个NMOS晶体管与所述多个字线中的对应字线之间执行开关操作。附图说明通过以下结合附图的详细描述，将更清楚地理解本专利技术构思的实施例，在附图中：图1是示出根据本专利技术构思的示例实施例的存储器系统的框图；图2是示出根据本专利技术构思的示例实施例的存储器装置的框图；图3是示出根据本专利技术构思的示例实施例的存储器装置的电路图；图4A是示出根据本专利技术构思的示例实施例的存储器装置的操作的时序图；图4B是示出根据本专利技术构思的示例实施例的存储器装置的操作的时序图；图5是示出根据本专利技术构思的示例实施例的存储器单元的电路图；图6是描述根据本专利技术构思的示例实施例的存储器装置的字线驱动电压的电平的曲线图；图7是示出根据本专利技术构思的示例实施例的存储器装置的电路图；图8是示出根据本专利技术构思的示例实施例的存储器装置的电路图；图9是示出根据本专利技术构思的示例实施例的存储器装置的操作的时序图；图10是示出根据本专利技术构思的示例实施例的存储器装置的框图；图11A是示出根据本专利技术构思的示例实施例的存储器装置的电路图；图11B是示出根据本专利技术构思的示例实施例的存储器装置的电路图；图12是示出根据本专利技术构思的示例实施例的存储器装置的框图；图13是示出根据本专利技术构思的示例实施例的存储器装置的电路图；图14是示出根据本专利技术构思的示例实施例的存储器装置的电路图；以及图15是示出根据本专利技术构思的示例实施例的计算机系统的框图。具体实施方式图1是示出根据本专利技术构思的示例实施例的存储器系统1的框图。存储器系统1可以包括存储器装置10和存储器控制器20。在一个实施例中，存储器系统1可以以片上系统(SOC)的形式安装在诸如计算机、膝上型电脑、蜂窝电话、智能电话、MP3播放器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数字电视、数码相机、便携式游戏控制台、调制解调器等电子装置中。响应于来自主机HOST的读取/写入请求，存储器控制器20可从存储器装置10读取数据(DATA)或将DATA写入到存储器装置10中。为此目的，存储器控制器20可以输出控制信号CTRL，命令CMD、地址ADDR，使得从存储器装置10输出数据或由存储器装置10接收数据。存储器装置10是用于存储数据的设备，并且可以包括存储器单元阵列110和辅助电路120。存储器装置10可以是诸如动态随机存取存储器(DRAM)(例如双倍数据速率同步动态随机存取存储器(DDRSDRM)、低功率双倍数据速率(LPDDR)SDRAM、图形双倍数据速率(GDDR)SDRAM、Rambus动态随机存取存储器(RDRAM))或静态随机存取存储器(SRAM)的易失性存储器装置，或者可以是诸如NAND闪存、垂直NAND(VNAND)闪存、NOR闪存、电阻RAM(RRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)、铁电RAM(FRAM)、或自旋转矩RAM(STT-RAM)的非易失性存储器装置。在下文中，存储器装置10将被描述为静态随机存取存储器(SRAM)。存储器单元阵列110可以包括存储数据的多个存储器单元，其中可以通过使用字线和位线来访问存储器单元。辅助电路120可以连接到字线并调整字线驱动电压。具体而言，辅助电路120可以通过略微下拉(减小)电压来从另外施加到一行存储器单元的电压电平调整字线驱动电压。电压降低的量可以取决于包括在存储器单元阵列110中的存储器单元的特性和/或温度(其中，温度在此可以指存储器装置10周围的环境温度、存储器装置10本身的表面处的温度或存储器装置10的操作温度)。字线电压的降低可用于减少“读取干扰”错误的发生。例如，辅助电路120本文档来自技高网...

【技术保护点】
1.一种存储器装置，包括：易失性存储器单元阵列，其连接到多个字线并且包括存储器单元，所述存储器单元包括至少一个晶体管；字线驱动器，其连接到所述多个字线；以及辅助电路，其连接到所述字线驱动器并被配置为调整所述多个字线中的字线的字线驱动电压，其中，所述辅助电路包括具有二极管连接结构的NMOS晶体管。

【技术特征摘要】
2017.09.12 KR 10-2017-01166571.一种存储器装置，包括：易失性存储器单元阵列，其连接到多个字线并且包括存储器单元，所述存储器单元包括至少一个晶体管；字线驱动器，其连接到所述多个字线；以及辅助电路，其连接到所述字线驱动器并被配置为调整所述多个字线中的字线的字线驱动电压，其中，所述辅助电路包括具有二极管连接结构的NMOS晶体管。2.根据权利要求1所述的存储器装置，其中，所述辅助电路基于所述至少一个晶体管的单元特性和所述存储器装置处的温度中的至少一个来适应性地调整所述字线驱动电压。3.根据权利要求2所述的存储器装置，其中，所述辅助电路随着所述温度升高而将所述字线驱动电压设定得更低。4.根据权利要求2所述的存储器装置，其中，在给定温度下，当所述至少一个晶体管具有第一阈值电压时，所述辅助电路操作为将所述字线驱动电压从主电源电平降低至第一电平，并且当所述至少一个晶体管具有第二阈值电压时，将所述字线驱动电压降低到低于所述第一电平的第二电平，其中，所述第一阈值电压高于所述第二阈值电压。5.根据权利要求1所述的存储器装置，其中，所述字线驱动器操作为响应于字线驱动信号而驱动所述多个字线中的第一字线，并且所述存储器装置还包括：电源电路，其通过连接到所述字线驱动器的第一节点将从主电源电压获得的电压施加到所述第一字线；其中，所述辅助电路连接到所述第一节点，并且通过对所述第一节点执行电压下拉来调整所述字线驱动电压。6.根据权利要求5所述的存储器装置，还包括：辅助开关电路，其响应于辅助开关信号而在所述辅助电路和所述第一节点之间执行开关操作。7.根据权利要求6所述的存储器装置，其中，当所述字线驱动器驱动所述第一字线时，所述辅助开关电路将所述辅助电路连接到所述第一节点。8.根据权利要求7所述的存储器装置，其中：所述辅助开关电路包括NMOS晶体管，所述NMOS晶体管具有连接到所述第一节点的漏极和连接到所述辅助电路的源极；所述电源电路包括PMOS晶体管，所述PMOS晶体管具有连接以接收所述主电源电压的源极和连接到所述第一节点的漏极；并且控制电源电路的PMOS晶体管和辅助开关电路的NMOS晶体管同时导通，以使字线驱动器利用第一节点处的电压驱动第一字线。9.根据权利要求5所述的存储器装置，其中，所述字线驱动器包括第一字线驱动器和第二字线驱动器，并且所述辅助电路包括：第一辅助电路，其连接到驱动所述多个字线中的最上层字线的所述第一字线驱动器；以及第二辅助电路，其连接到驱动所述多个字线中的最下层字线的所述第二字线驱动器。10.根据权利要求1所述的存储器装置，还包括：字线开关电路，其包括多个字线开关晶体管并且在所述多个字线和所述辅助电路之间执行开关操作，所述多个字线开关晶体管中的每一个均具有连接到所述辅助电路的一端并且具有连接到所述多个字线中的每一个的另一端和栅极，其中，所述辅助电路同时连接到所述多个字线开关晶体管。11.根据权利要求10所述的存储器装置，其中，所述辅助电路包括具有二极管连接结构的多个NMOS晶体管，所述存储器装置还包括：辅助开关电路，其响应于辅助开关信号而将所述多个NMOS晶...

【专利技术属性】
技术研发人员：白尚叶，悉达多·古普塔，李仁学，崔在承，金兑衡，文大英，徐东旭，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR