字元线解码器电路制造技术

本发明专利技术提供一种字元线解码器电路，设置在存储器存储装置。存储器存储装置包括存储器晶胞阵列。字元线解码器电路包括字元线解码器以及电源供应器电路。字元线解码器耦接至存储器存储装置的多条字元线。电源供应器电路耦接至字元线解码器。电源供应器电路用以在读取模式提供第一电源给字元线解码器，并且在待机模式提供第二电源给字元线解码器。第一电源的电压值大于或小于第二电源的电压值。

【技术实现步骤摘要】
字元线解码器电路
本专利技术涉及一种解码器电路，尤其涉及一种字元线解码器电路。
技术介绍
一般而言，存储器存储装置通常有三种操作模式，包括读取模式(readmode)、待机模式(standbymode)以及深度省电模式(deeppowerdownmode)。存储器存储装置在深度省电模式中需要一个指令来唤醒其动态操作。因此，在深度省电模式中，存储器存储装置消耗的电流非常地低。虽然在深度省电模式中的存储器存储装置有此优点，但是利用指令来唤醒存储器存储装置，通常需要耗费相当多的时间。此外，在现有技术中，处于待机模式的存储器存储装置其电源通常是高电压(highvoltage，HV)，此高电压的存在将导致存储器存储装置的漏电流变大，从而增加其消耗电流。
技术实现思路
本专利技术提供一种字元线解码器电路，其于在待机模式中的消耗电流可被降低。本专利技术的字元线解码器电路设置在存储器存储装置并且存储器存储装置包括存储器晶胞阵列(cellarray)。字元线解码器电路包括字元线解码器以及电源供应器电路。字元线解码器耦接至存储器存储装置的多条字元线。电源供应器电路耦接至字元线解码器。电源供应器电路用以在读取模式提供第一电源给字元线解码器，并且在待机模式提供第二电源给字元线解码器。第一电源的电压值大于或小于第二电源的电压值。在本专利技术的一实施例中，上述的电源供应器电路还用以在读取模式提供第三电源给字元线解码器。第三电源的电压值大于或小于第二电源的电压值。在本专利技术的一实施例中，上述的第一电源的电压值等于第三电源的电压值。在本专利技术的一实施例中，上述的读取模式包括第一读取期间以及第二读取期间。字元线解码器在第一读取期间接收第一电源。字元线解码器在第二读取期间接收第三电源。在本专利技术的一实施例中，在第一读取期间，存储器晶胞阵列当中的第一区块(bank)被读取。在第二读取期间存储器晶胞阵列当中的第二区块被读取。在本专利技术的一实施例中，上述的第一区块与第二区块是存储器晶胞阵列中相同的区块。在本专利技术的一实施例中，上述的第一区块与第二区块是存储器晶胞阵列中不相同的区块。在本专利技术的一实施例中，上述的字元线解码器包括多个子解码器(sub-decoder)。各子解码器耦接至字元线当中对应的多条字元线。在本专利技术的一实施例中，上述的电源供应器电路包括多个电源供应器。各电源供应器耦接至子解码器当中对应的其中之一。各电源供应器用以在读取模式提供第一电源或者第三电源给其耦接的子解码器，并且在待机模式提供第二电源给其耦接的子解码器。在本专利技术的一实施例中，上述的电源供应器电路耦接至第一电荷泵(chargepump)电路。第一电荷泵电路用以提供第一电源，并且在第一电源低于第一参考电压时，提升第一电源的电压值。在本专利技术的一实施例中，上述的电源供应器电路耦接至第二电荷泵电路。第二电荷泵电路用以提供第三电源，并且在第三电源低于第二参考电压时，提升第三电源的电压值。在本专利技术的一实施例中，上述的字元线解码器电路还包括预解码器(pre-decoder)。预解码器耦接至电源供应器电路。预解码器用以在读取模式选择存储器晶胞阵列当中的区块以进行读取操作。在本专利技术的一实施例中，上述的第二电源是选自第一电压、第二电压以及第三电压当中之一者。在本专利技术的一实施例中，上述的第一电压大于第二电压。第二电压大于第三电压。基于上述，在本专利技术的示范实施例中，电源供应器电路在读取模式提供第一电源给字元线解码器，并且在待机模式提供第二电源给字元线解码器。因此，字元线解码器电路在待机模式中的消耗电流可被降低。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1示出本专利技术一实施例的存储器存储装置的概要示意图。图2示出图1实施例的存储器晶胞阵列电路的概要示意图。图3示出本专利技术一实施例的字元线解码器电路的概要示意图。图4示出图3实施例的信号波形的概要示意图。图5示出本专利技术另一实施例的信号波形的概要示意图。图6示出图1实施例的电压产生器电路的概要示意图。图7示出本专利技术另一实施例的字元线解码器电路的概要示意图。图8示出图7实施例的控制信号产生电路的概要示意图。图9示出图8实施例的控制信号的波形示意图。图10示出本专利技术另一实施例的字元线解码器电路的概要示意图。附图标记说明100：存储器存储装置110：存储器控制电路以及120：存储器晶胞阵列130：电压产生器电路122_1、122_2、122_3、122_4：存储器区块142：位元线解码器电路144：字元线解码器电路146：感测放大器电路300、400、500：字元线解码器电路310、410、510：预解码器320、420、520：电源供应器电路320_0、320_(n-1)、420_0、420_(n-1)、520_0、520_(n-1)：电源供应器344、444、544：字元线解码器344_0、344_(n-1)、444_0、444_(n-1)、544_0、544_(n-1)：子解码器610：第一电荷泵电路612：振荡器614：电荷泵616：比较器620：第二电荷泵电路800：控制信号产生电路810：延迟元件820：或闸P1、HV1：第一电源P2：第二电源P3、HV2：第三电源HVt：目标电压VCC：第一电压VSS：第三电压Q1、Q2、Q3、Q4、Q5：晶体管开关HV[0]、HV[n-1]：节点BK[0]*S1、BK[0]*S2、BK[n-1]*S1、BK[n-1]*S2、控制信号BK[0]D：输出信号S1：第一选择信号S2：第二选择信号BK[0]、BK[m]、BK[m+h]、BK[x]：区块地址WL[0:k-1]、WL[(n-2)*k:(n-1)*(k-1)]：字元线地址T1：第一读取期间T2：第二读取期间LS1、LS2：位准移位器Vref：参考电压EN1、EN2：致能信号具体实施方式以下提出多个实施例来说明本专利技术，然而本专利技术不仅限于所例示的多个实施例。又实施例之间也允许有适当的结合。在本案说明书全文(包括权利要求)中所使用的“耦接”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以透过其他装置或某种连接手段而间接地连接至该第二装置。此外，“信号”一词可指至少一电流、电压、电荷、温度、数据、电磁波或任何其他一或多个信号。图1示出本专利技术一实施例的存储器存储装置的概要示意图。图2示出图1实施例的存储器晶胞阵列电路的概要示意图。请参考图1至图2，本实施例的存储器存储装置100包括存储器控制电路110以及存储器晶胞阵列120。在本实施例中，存储器控制电路110用以控制存储器存储装置100操作在多种操作模式其中之一。本实施例的操作模式例如包括读取模式以及待机模式。在本实施例中，电压产生器电路130在不同的操作模式提供第一电源P1、第二电源P2或第三电源P3给存储器存储装置100。存储器晶胞阵列120电性连接至存储器控制电路110。存储器晶胞阵列120用以存储数据。在本实施例中，存储器晶胞阵列120例如包括4个存储器区块(memorybank)122_1至122_4，惟其数量仅用以例示说明，本专利技术并不限于此。各存储器区块具有对应的位元线解码器电本文档来自技高网...

【技术保护点】
1.一种字元线解码器电路，其特征在于，设置在存储器存储装置并且所述存储器存储装置包括存储器晶胞阵列，所述字元线解码器电路包括：字元线解码器，耦接至所述存储器存储装置的多条字元线；以及电源供应器电路，耦接至所述字元线解码器，用以在读取模式提供第一电源给所述字元线解码器，并且在待机模式提供第二电源给所述字元线解码器，其中该第一电源的电压值大于或小于该第二电源的电压值。

【技术特征摘要】
1.一种字元线解码器电路，其特征在于，设置在存储器存储装置并且所述存储器存储装置包括存储器晶胞阵列，所述字元线解码器电路包括：字元线解码器，耦接至所述存储器存储装置的多条字元线；以及电源供应器电路，耦接至所述字元线解码器，用以在读取模式提供第一电源给所述字元线解码器，并且在待机模式提供第二电源给所述字元线解码器，其中该第一电源的电压值大于或小于该第二电源的电压值。2.根据权利要求1所述的字元线解码器电路，其特征在于，其中该电源供应器电路还用以在该读取模式提供第三电源给该字元线解码器，其中该第三电源的电压值大于或小于该第二电源的电压值。3.根据权利要求2所述的字元线解码器电路，其特征在于，其中该第一电源的电压值等于该第三电源的电压值。4.根据权利要求2所述的字元线解码器电路，其特征在于，其中所述读取模式包括第一读取期间以及第二读取期间，所述字元线解码器在所述第一读取期间接收所述第一电源，以及所述字元线解码器在所述第二读取期间接收所述第三电源。5.根据权利要求4所述的字元线解码器电路，其特征在于，其中在所述第一读取期间，所述存储器晶胞阵列当中的第一区块被读取，以及在所述第二读取期间，所述存储器晶胞阵列当中的第二区块被读取。6.根据权利要求5所述的字元线解码器电路，其特征在于，其中所述第一区块与所述第二区块是所述存储器晶胞阵列中相同的区块。7.根据权利要求5所述的字元线解码器电路，其特征在于，其中所述第一区块与所述第二区块是所述存储器晶胞阵列中不同的区块。...

【专利技术属性】
技术研发人员：陈宗仁，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾,71