字线升压电路和包括字线升压电路的存储器制造技术

本发明专利技术提供一种字线升压电路和包括字线升压电路的存储器，所述字线升压电路包括下拉单元和上拉单元，其中：所述下拉单元用于与字线连接，用于基于所述字线的电压下拉用于控制所述上拉单元的信号；所述上拉单元用于与所述字线连接，并与所述下拉单元连接，用于基于被下拉的所述信号上拉所述字线的电压。本发明专利技术所提供的字线升压电路和包括字线升压电路的存储器通过下拉单元控制上拉单元的控制信号，从而使得上拉单元根据该控制信号上拉字线的电压，能够有效加快字线电压由低到高的速度，即减小字线电压由低到高的转变时间，增加位线电压差，提高存储器的存取速度。

【技术实现步骤摘要】
字线升压电路和包括字线升压电路的存储器
本专利技术涉及半导体集成电路
，具体而言涉及一种字线(WL)升压(boost)电路和包括字线升压电路的存储器。
技术介绍
随着半导体工艺的不断等比例缩小，存储器(尤其是静态随机存取存储器(SRAM))在芯片中所占的比例逐渐增大。对于静态随机存取存储器来说，高速度和低功耗已经成为其发展的主流。因此，提高静态随机存取存储器的速度，对整个系统具有重要的意义。对于静态随机存取存储器，其包括的存储阵列越多(列越多)，其字线的负载越大，从而导致字线电压由低到高的时间越长，这制约了静态随机存取存储器的存取速度。
技术实现思路
针对现有技术的不足，一方面，本专利技术提供一种字线升压电路，所述字线升压电路包括下拉单元和上拉单元，其中：所述下拉单元用于与字线连接，用于基于所述字线的电压下拉用于控制所述上拉单元的信号；所述上拉单元用于与所述字线连接，并与所述下拉单元连接，用于基于被下拉的所述信号上拉所述字线的电压。在本专利技术的一个实施例中，所述下拉单元包括第一晶体管，所述上拉单元包括第二晶体管，其中，所述第一晶体管的栅端用于连接所述字线，所述第一晶体管的源端用于接地，所述第一晶体管的漏端连接所述第二晶体管的栅端；所述第二晶体管的漏端用于连接所述字线，所述第二晶体管的源端用于连接电源电压。在本专利技术的一个实施例中，所述第一晶体管为NMOS晶体管，所述第二晶体管为PMOS晶体管。在本专利技术的一个实施例中，所述字线升压电路还包括加速单元和控制单元，其中：所述加速单元与所述下拉单元连接，用于加速所述下拉单元对所述信号的下拉；所述控制单元与所述加速单元连接，用于控制所述字线升压电路运行与否。在本专利技术的一个实施例中，所述加速单元包括第三晶体管，所述第三晶体管的漏端连接所述第二晶体管的栅端，所述第三晶体管的源端连接所述第一晶体管的漏端，所述第三晶体管的栅端用于连接外部控制信号；所述控制单元包括第四晶体管，所述第四晶体管的源端用于连接所述电源电压，所述第四晶体管的栅端用于连接所述外部控制信号，所述第四晶体管的漏端连接所述第二晶体管的栅端。在本专利技术的一个实施例中，所述第三晶体管为NMOS晶体管，所述第四晶体管为PMOS晶体管。在本专利技术的一个实施例中，所述外部控制信号与所述字线的电压信号相比具有更早的上升沿。在本专利技术的一个实施例中，所述外部控制信号具有与所述字线的电压信号相同的周期和峰值。另一方面，本专利技术提供一种存储器，所述存储器包括上述任一项所述字线升压电路，所述字线升压电路连接到所述存储器的字线。在本专利技术的一个实施例中，所述存储器的存储单元阵列连接在所述存储器的字线驱动器和所述字线升压电路之间。在本专利技术的一个实施例中，所述存储器的每一条字线均连接一个所述字线升压电路。在本专利技术的一个实施例中，所述存储器为静态随机存取存储器。本专利技术所提供的字线升压电路和包括字线升压电路的存储器通过下拉单元控制上拉单元的控制信号，从而使得上拉单元根据该控制信号上拉字线的电压，能够有效加快字线电压由低到高的速度，即减小字线电压由低到高的转变时间，增加位线电压差，提高存储器的存取速度。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1示出根据本专利技术实施例的字线升压电路的示意性电路图；图2示出根据本专利技术另一实施例的字线升压电路的示意性电路图；图3示出本专利技术实施例的字线升压电路中部分信号的示意性波形图；以及图4示出根据本专利技术实施例的存储器的示意性结构图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。还应明白，术语“连接”可以指直接连接，也可以指间接连接。为了彻底理解本专利技术，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本专利技术提出的技术方案。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。如前所述，对于静态随机存取存储器，其包括的存储阵列越多(列越多)，其字线的负载越大，从而导致字线电压由低到高的时间越长，这制约了静态随机存取存储器的存取速度。为了解决该问题，本专利技术提供了一种字线升压电路，所述字线升压电路包括下拉单元和上拉单元，其中：所述下拉单元用于与字线连接，用于基于所述字线的电压下拉用于控制所述上拉单元的信号；所述上拉单元用于与所述字线连接，并与所述下拉单元连接，用于基于被下拉的所述信号上拉所述字线的电压。在本专利技术的一个实施例中，本专利技术所提供的字线升压电路还可以包括加速单元，所述加速单元与所述下拉单元连接，用于加速所述下拉单元对所述信号的下拉。在本专利技术的一个实施例中，本专利技术所提供的字线升压电路还可以包括控制单元，所述控制单元用于控制所述字线升压电路运行与否。本专利技术所提供的字线升压电路能够有效加快字线电压由低到高的速度，但不将字线电压拉高到电源电压以上，即减小字线电压由低到高的转变时间，增加位线电压差，提高存储器的存取速度。此外，基于本专利技术的实施例所提供的加速单元和控制单元，可以进一步提高本专利技术所提供的字线升压电路的性能。下面结合附图参考具体实施例来详细描述本专利技术所提供的字线升压电路。图1示出了根据本专利技术实施例的字线升压电路100的示意性电路图。字线升压电路100包括下拉单元和上拉单元，在图1所示的实施例中，将下拉单元示出为第一晶体管M1，将上拉单元示出为第二晶体管M2。如图1所示，第一晶体管M1的栅端用于连接字线WL，第一晶体管M1的源端用于接地(或负电压)VSS，第一晶体管M1的漏端用于连接第二晶体管M2的栅端。第二晶体管M2的漏端用于连接字线WL，第二晶体管M2的源端用于连接电源电压VDD。在本专利技术的一个实施例中，第一晶体管M1为NMOS晶体管，第二晶体管M2为PMOS晶体管。此外，在本专利技术的一个实施例中，第一晶体管M1的衬底可以接地VSS，第二晶体管M2的衬底可以连接电源电压VDD，如图1所示的。下面描述根据本专利技术实施例的字线升压电路100的工作原理。当字线WL的电压由低变高时，且当字线WL的电压升高到大于(或等于)第一晶体管M1的阈值电压时，第一晶体管M1开启(导通)，将第一晶体管M1的漏端与第二晶体管M2的栅端连接的节点处的电压信号(可将其称为使能信号)ENABLE拉低，也就是将能够控制第二晶体管M2的信号拉低，使得第本文档来自技高网...

【技术保护点】
1.一种字线升压电路，其特征在于，所述字线升压电路包括下拉单元和上拉单元，其中：所述下拉单元用于与字线连接，用于基于所述字线的电压下拉用于控制所述上拉单元的信号；所述上拉单元用于与所述字线连接，并与所述下拉单元连接，用于基于被下拉的所述信号上拉所述字线的电压。

【技术特征摘要】
1.一种字线升压电路，其特征在于，所述字线升压电路包括下拉单元和上拉单元，其中：所述下拉单元用于与字线连接，用于基于所述字线的电压下拉用于控制所述上拉单元的信号；所述上拉单元用于与所述字线连接，并与所述下拉单元连接，用于基于被下拉的所述信号上拉所述字线的电压。2.根据权利要求1所述的字线升压电路，其特征在于，所述下拉单元包括第一晶体管，所述上拉单元包括第二晶体管，其中，所述第一晶体管的栅端用于连接所述字线，所述第一晶体管的源端用于接地，所述第一晶体管的漏端连接所述第二晶体管的栅端；所述第二晶体管的漏端用于连接所述字线，所述第二晶体管的源端用于连接电源电压。3.根据权利要求2所述的字线升压电路，其特征在于，所述第一晶体管为NMOS晶体管，所述第二晶体管为PMOS晶体管。4.根据权利要求2或3所述的字线升压电路，其特征在于，所述字线升压电路还包括加速单元和控制单元，其中：所述加速单元与所述下拉单元连接，用于加速所述下拉单元对所述信号的下拉；所述控制单元与所述加速单元连接，用于控制所述字线升压电路运行与否。5.根据权利要求4所述的字线升压电路，其特征在于，所述加速单元包括第三晶体管，所述第三晶体管的漏端连接所述第二晶体...

【专利技术属性】
技术研发人员：潘劲东，史增博，
申请(专利权)人：中芯国际集成电路制造北京有限公司，中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：北京,11