半导体装置制造方法及图纸

本发明专利技术的一个实施方式的目的之一是提供一种能够进行电源门控的异步电路。本发明专利技术的一个实施方式是一种半导体装置，包括第一至第三端子、锁存电路以及存储电路。当向第一端子及第二端子输入“伪”时，第三端子输出“伪”。当向第一端子及第二端子输入“真”时，第三端子输出“真”。当向第一端子和第二端子中的一个输入“真”且向第一端子和第二端子中的另一个输入“伪”时，第三端子输出与之前的输出相同的真值。存储电路在电源电压的供应停止的状态下能够储存锁存电路所储存的数据。存储电路包括在沟道形成区域中包含金属氧化物的晶体管。

Semiconductor Device

One of the purposes of an embodiment of the present invention is to provide an asynchronous circuit capable of power gating. An embodiment of the present invention is a semiconductor device, comprising a first to a third terminal, a latch circuit and a storage circuit. When \pseudo\ is input to the first terminal and the second terminal, the third terminal outputs \pseudo\. When \true\ is input to the first terminal and the second terminal, the third terminal outputs \true\. When \true\ is input to one of the first and second terminals and \false\ is input to another of the first and second terminals, the third terminal outputs the same true value as the previous output. The storage circuit can store the data stored in the latch circuit when the supply of power voltage is stopped. The storage circuit includes a transistor containing a metal oxide in the channel forming area.

【技术实现步骤摘要】
【国外来华专利技术】半导体装置
本专利技术的一个实施方式涉及一种半导体装置。本专利技术的一个实施方式涉及一种包括上述半导体装置的显示装置。注意，本专利技术的一个实施方式不局限于上述
本说明书等所公开的专利技术的
涉及一种物体、方法或制造方法。或者，本专利技术的一个实施方式涉及一种工序、机器、产品或组合物。在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。显示装置、发光装置、存储装置、电光装置、半导体电路及电子设备有时包括半导体装置。
技术介绍
LSI主要采用与时钟信号的上升边或下降边同步地更新触发器的数据的同步电路。虽然同步电路有容易设计等优点，但是因为与时钟信号同步地一齐工作，所以具有瞬时增加功耗的缺点。此外，由于时钟信号需要在没有延迟的情况下分配在电路的组件中，由此同步电路还有布局设计成本高的缺点。为了解决上述同步电路的缺点，采用异步电路方式，该非同步电路方式在电路部间以被称为“握手(handshake)”的方法在不使用时钟信号的情况下进行数据的发送及接收。作为异步电路的通信协议，已知有组合使用了双轨编码和四相编码的四相双轨协议(参照专利文献1)。参照图22A至图2本文档来自技高网...

【技术保护点】
1.一种半导体装置，包括：第一端子、第二端子、第三端子、锁存电路以及存储电路，其中，当向所述第一端子及所述第二端子输入“伪”时，所述第三端子输出“伪”，当向所述第一端子及所述第二端子输入“真”时，所述第三端子输出“真”，当向所述第一端子和所述第二端子中的一个输入“真”且向所述第一端子和所述第二端子中的另一个输入“伪”时，所述第三端子输出与之前的输出相同的真值，并且，所述存储电路被配置为在电源电压的供应停止的状态下储存锁存电路所储存的数据。

【技术特征摘要】
【国外来华专利技术】2016.07.19 JP 2016-1413371.一种半导体装置，包括：第一端子、第二端子、第三端子、锁存电路以及存储电路，其中，当向所述第一端子及所述第二端子输入“伪”时，所述第三端子输出“伪”，当向所述第一端子及所述第二端子输入“真”时，所述第三端子输出“真”，当向所述第一端子和所述第二端子中的一个输入“真”且向所述第一端子和所述第二端子中的另一个输入“伪”时，所述第三端子输出与之前的输出相同的真值，并且，所述存储电路被配置为在电源电压的供应停止的状态下储存锁存电路所储存的数据。2.根据权利要求1所述的半导体装置，其中所述存储电路包括在沟道形成区域中包含金属氧化物的晶体管。3.一种包括权利要求1所述的半导体装置的缓冲电路。4.一种包括权利要求1所述的半导体装置的NOT电路。5.一种半导体装置，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、锁存电路以及存储电路，其中，所述第一晶体管和所述第二晶体管各为n沟道型晶体管，所述第三晶体管和所述第四晶体管各为p沟道型晶体管，所述第一晶体管的源极和漏极中的一个被供应低电源电压，所述第一晶体管的所述源极和所述漏极中的另一个电连接于所述第二晶体管的源极和漏极中的一个，所述第二晶体管的所述源极和所述漏极中的另一个电连接于所述第三晶体管的源极和漏极中的一个及所述锁存电路，所述第三晶体管的所述源极和所述漏极中的另一个电连接于所述第四晶体管的源极和漏极中的一个，所述第四晶体管的所述源极和所述漏极中的另一个被供应高电源电压，所述第一晶体管的栅极电连接于所述第四晶体管的栅极，所述第二晶体管的栅极电连接于所述第三晶体管的栅极，并且，所述存储电路被配置为在电源电压的供应停止的状态下储存所述锁存电路所储存的数据。6.根据权利要求5所述的半导体装置，其中所述存储电路包括在沟道形成区域中包含金属氧化物的晶体管。7.一种包括权利要求5所述的半导体装置的缓冲电路。8.一种包括权利要求5所述的半导体装置的NOT电路。9.一种半导体装置，包括：第一端子、第二端子、第三端子、第四端子、锁存电路以及存储电路，其中，当向所述第一端子、所述第二端子及所述第三端子输入“伪”时，所述第四端子输出“伪”，当向所述第一端子、所述第二端子及所述第三端子输入“真”时，所述第四端子输出“...

【专利技术属性】
技术研发人员：黑川义元，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：日本,JP