一种晶振电路和时钟信号生成方法技术

本发明专利技术公开了一种晶振电路，包括晶振和电容阵列模块，电容阵列模块包括电容阵列，电容阵列与晶振电气连接，其中，电容阵列包括多个电容单元，多个电容单元中的每一个均可以被有选择性地激活以产生不同的总电容值来调整晶振的输出频率。本发明专利技术的晶振电路能够广泛应用在服务器、信号发送器等电子电路中，大大增加设计的灵活性和可靠性；不需手动更换电容，只需根据不同的控制命令即可改变晶振的频率，便于调试验证；基于现有的晶振技术，易于应用。

【技术实现步骤摘要】
一种晶振电路和时钟信号生成方法
本专利技术涉及晶振设计领域，更具体地，特别是指一种晶振电路和时钟信号生成方法。
技术介绍
晶体振荡器简称晶振，广泛应用于各种电子电路中，产生振荡频率。在服务器中，CPU、PCH(PlatformControllerHub,平台管理中心南桥)等芯片的工作都需要晶振产生的参考时钟来工作，晶振的频率稍有偏差就可能导致系统无法正常工作，由此可见晶振的重要性。在现有的晶振中，大都是固定频率晶振，不易调试，这极大限制了晶振的应用。针对上述现有技术的缺陷，本领域亟待需要一种可调频率晶振电路。
技术实现思路
有鉴于此，本专利技术实施例的目的在于提出一种晶振电路和时钟信号生成方法，能够解决现有的固定频率晶振不易调试的问题。基于上述目的，本专利技术实施例的一方面提供了一种晶振电路，包括：晶振；和电容阵列模块，电容阵列模块包括电容阵列，电容阵列与晶振电气连接，其中，电容阵列包括多个电容单元，多个电容单元中的每一个均可以被有选择性地激活以产生不同的总电容值来调整晶振的输出频率。在一些实施方式中，电容阵列模块还包括译码器，译码器用于接收激活信号并对激活信号执行译码操作以获得激活命令，电容阵列中的电容单元根据相应的激活命令有选择性地激活。在一些实施方式中，译码器包括行译码器和列译码器，其中，行译码器用于接收行激活信号并对行激活信号执行译码操作以获得行激活命令来激活相应行的电容单元，列译码器用于接收列激活信号并对列激活信号执行译码操作以获得列激活命令来激活相应列的电容单元。在一些实施方式中，行激活信号为n比特二进制信号，并且电容阵列包括2n行电容单元，其中n为正整数，每一行电容单元由相应的行激活信号来控制激活。在一些实施方式中，列激活信号为m比特二进制信号，并且电容阵列包括2m列电容单元，其中m为正整数，每一列电容单元由相应的列激活信号来控制激活。在一些实施方式中，多个电容单元采用并联方式连接。在一些实施方式中，多个电容单元的电容值依次线性递增。在一些实施方式中，所述晶振是有源晶振，电容阵列与晶振的电容并联。在一些实施方式中，晶振为有源晶振或无源晶振。本专利技术实施例的另一方面，还提供了一种时钟信号生成方法，包括：根据控制信号控制上述的晶振电路的电容阵列，以生成不同频率的时钟信号。本专利技术具有以下有益技术效果：本专利技术实施例提供的晶振电路能够广泛应用在服务器、信号发送器等电子电路中，大大增加电路设计的灵活性和可靠性；不需手动更换电容，只需根据不同的控制命令即可改变晶振的频率，便于调试验证；基于现有的晶振技术，易于应用。本专利技术实施例提供的时钟信号生成方法利用上述晶振电路为芯片提供准确的时钟信号，从而使芯片工作更加稳定准确。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。图1为根据本专利技术一个实施例的晶振电路的示意图；图2为根据本专利技术一个实施例的电容阵列模块的示意图；以及图3为根据本专利技术一个实施例的包含图2的电容阵列模块的晶振电路的示意图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术实施例进一步详细说明。基于上述目的，本专利技术实施例的第一个方面，提出了一种晶振电路的一个实施例，图1示出的是该晶振电路的示意图。如图1中所示，该晶振电路可以包括晶振10和电容阵列模块20，电容阵列模块20可以包括电容阵列201，电容阵列201与晶振10电气连接，其中，电容阵列201可以包括多个电容单元(未示出)，多个电容单元中的每一个均可以被有选择性地激活以产生不同的总电容值来调整晶振10的输出频率(时钟信号频率)。电子晶振的输出频率通常由其电感和电容值决定，而现有的晶振电感和电容值通常是固定的，因此现有的晶振大都是固定频率的晶振，不易进行调试。有鉴于此，本专利技术提出了一种包含电容阵列201的数字控制晶振电路，电容阵列201中的电容单元能够响应数字控制命令来选择激活或者不激活，从而改变总的电容值，使晶振产生不同的输出频率。例如，图1中的晶振10有一个固定的电容Cfix和固定的电感L，其本身能够产生固定频率的时钟信号，而设置了电容阵列之后，则由固定电容、电感和电容阵列201中的激活电容共同决定晶振的输出信号频率。因此，本专利技术的晶振电路相较于现有技术能够广泛应用在服务器、信号发送器等电子电路中，大大增加电路设计的灵活性和可靠性；不需手动更换电容，只需根据不同的控制命令即可改变晶振的频率，便于调试验证；基于现有的晶振技术，易于应用。在一个优选实施例中，电容阵列模块20还可以包括译码器(亦称为温度计译码器、二进制译码器或地址译码器)，译码器能够接收激活信号并对激活信号执行译码操作以获得激活命令，电容阵列201中的电容单元根据相应的激活命令激活。在一个优选实施例中，译码器可以包括行译码器和列译码器，其中，行译码器用于接收行激活信号并对行激活信号执行译码操作以获得行激活命令来激活相应行的电容单元，并且列译码器用于接收列激活信号并对列激活信号执行译码操作以获得列激活命令来激活相应列的电容单元。例如，行激活信号可以为n比特二进制信号，并且电容阵列包括2n行电容单元，其中n为正整数，每一行电容单元由相应的行激活信号来控制激活。列激活信号可以为m比特二进制信号，并且所述电容阵列包括2m列电容单元，其中m为正整数，每一列电容单元由相应的列激活信号来控制激活。需要注意的是，这里n和m可以相等，也可以不等。图2为电容阵列模块的一个实施例的示意图。图3为包含图2的电容阵列模块的晶振电路的示意图。如图2和图3中所示，电容阵列模块20可以包括电容阵列201、行译码器202以及列译码器203。在该实施例中，输入的行激活信号和列激活信号均为5比特二进制信号(即，n＝5，m＝5)，因此可以控制32×32电容阵列(25＝32)。举例来说，可以通过行激活信号控制任意一行或多行电容单元，可以通过列激活信号控制任意一列或多列电容单元。也可以通过行激活信号和列激活信号控制某一个电容单元，例如，如果选择激活电容单元C1，则可以通过C1所在行的行激活信号和C1所在列的列激活信号激活。需要强调的是，本专利技术不受上述实施例的限制，亦即，n和m可以取合理范围内的任意正整数。在一个优选实施例中，多个电容单元采用并联方式连接，这样才能够起到电容容值相加的效果。在一个优选实施例中，电容阵列中的多个电容单元的电容值不一样，例如，多个电容单元的电容值依次线性递增，换言之，从第一个电容单元到最后一个电容单元，其电容值增量是线性的，如此可保证数字控制晶振输出频率随控制命令线性变化。或者，电容阵列中的电容单元的电容值也可以相同。在一个优选实施例中，电容阵列与晶振可以并联连接。在一个优选实施例中，本专利技术的晶振可以为有源晶振或无源晶振。基于上述目的，本专利技术实施例的第二个方面，提出了一种时钟信号生成方法的一个实施例。该方法包括：根据控制信号控制上述的晶振电路的电容阵列，以生成不同频率的时钟信号。具体而言，晶振提供时钟信号给芯片(例如，CPU、PCH)，芯本文档来自技高网...

【技术保护点】
1.一种晶振电路，其特征在于，包括：晶振；和电容阵列模块，所述电容阵列模块包括电容阵列，所述电容阵列与所述晶振电气连接，其中，所述电容阵列包括多个电容单元，所述多个电容单元中的每一个均可以被有选择性地激活以产生不同的总电容值来调整所述晶振的输出频率。

【技术特征摘要】
1.一种晶振电路，其特征在于，包括：晶振；和电容阵列模块，所述电容阵列模块包括电容阵列，所述电容阵列与所述晶振电气连接，其中，所述电容阵列包括多个电容单元，所述多个电容单元中的每一个均可以被有选择性地激活以产生不同的总电容值来调整所述晶振的输出频率。2.根据权利要求1所述的晶振电路，其特征在于，所述电容阵列模块还包括译码器，所述译码器用于接收激活信号并对所述激活信号执行译码操作以获得激活命令，所述电容阵列中的电容单元根据相应的激活命令有选择性地激活。3.根据权利要求2所述的晶振电路，其特征在于，所述译码器包括行译码器和列译码器，其中，所述行译码器用于接收行激活信号并对所述行激活信号执行译码操作以获得行激活命令来激活相应行的电容单元，所述列译码器用于接收列激活信号并对所述列激活信号执行译码操作以获得列激活命令来激活相应列的电容单元。4.根据权利要求3所述的晶振电路，其特征在于，所述行...

【专利技术属性】
技术研发人员：王世鹏，杨艳兴，薛广营，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41