实时扫描测试方法及控制电路技术

本发明专利技术提供一种实时扫描测试方法及控制电路。所述方法用于对时钟区域进行实时扫描测试，所述时钟区域包括多个扫描链，各扫描链通过流水线扫描使能信号灵活控制扫描使能，所述方法包括：采用慢速时钟对各扫描链上的扫描寄存器依次移入数据；采用快速时钟对各扫描链上的扫描寄存器额外移入一次数据；将激励加载至各扫描链的输入端，采用快速时钟捕获各扫描链的测试输出值；其中，所述流水线扫描使能信号移入数据时有效，额外移入数据时有效，捕获时无效。本发明专利技术的测试方法跳变故障测试覆盖率高，并且可控性好。

Real-time Scanning Test Method and Control Circuit

The invention provides a real-time scanning test method and a control circuit. The method is used for real-time scanning test of the clock region. The clock region includes multiple scan chains. Each scan chain can flexibly control the scan enablement by pipeline scanning. The method includes: using slow clock to move the scan registers on each scan chain into data sequentially; using fast clock to move the scan registers on each scan chain into data one additional time. The excitation is loaded to the input end of each scan chain, and the test output value of each scan chain is captured by a fast clock. The pipeline scan enables the signal to be effective when it moves into the data, effective when it moves in the additional data, and invalid when it is captured. The test method of the invention has high coverage rate of jump fault test and good controllability.

【技术实现步骤摘要】
实时扫描测试方法及控制电路
本专利技术涉及芯片测试
，尤其涉及一种实时扫描测试方法及控制电路。
技术介绍
随着半导体数字集成电路的不断发展，数字集成电路的规模不断增大，如何对大规模数字集成电路进行充分和有效的测试，已经成为目前最艰巨和重要的任务。因而，数字集成电路的可测试性设计(DFT)逐渐受到工程师的重视和应用。而随着数字集成电路的工作频率不断提高，实时扫描测试(at-speedscantest)更成为芯片可测试性设计的重中之重。实时扫描测试(at-speedscantest)可以覆盖到静态测试无法涉及的一些故障，如跳变故障(transitionfault)，延时故障(delayfault)等。它在捕获阶段(capture)采用高速时钟(at-speedclock)，如果电路工作正常，跳变就会及时传播到路径末端，并能够捕获到正确值。否则，假如有延迟造成慢速传播，则从触发到捕获跳变将出现问题，就会捕获到错误值，这样就检测到了缺陷。现有的实时扫描测试方法主要有两种，一种是捕获加载(Launch-on-Capture，简称LOC，有些地方也叫FunctionalJustification/broadsideload)，一种是移位加载(Launch-on-Shift，简称LOS，有些地方也称为SkewLoad)。对于LOC来说，如图1所示，它的基本步骤是，在shift阶段，扫描使能信号SE为高，采用低速时钟(slowspeedshiftclock)对扫描链移入数据。然后SE拉低，进入capture阶段，产生两个工作频率脉冲(at-speedcaptureclock)，第一个脉冲用来产生一个跳变，从一个扫描单元启动一个传播，即launch，第二个脉冲用来捕获(capture)扫描单元值。对于LOS来说，如图2所示，它的基本步骤是，在shift阶段，扫描使能信号SE为高，对扫描链移入数据，假设扫描链包括N个扫描寄存器，前N-1拍shift发生在低速时钟，第N拍shift采用高速时钟at-speedclock，同时，在第N拍shift时产生一个跳变，执行launch。然后，扫描使能信号SE马上拉低，进入capture阶段，采用高速时钟捕获扫描单元值。在实现本专利技术的过程中，专利技术人发现现有技术中至少存在如下技术问题：LOC由于是在工作模式(高速时钟)下触发跳变，因而可能会沿着实际工作路径进行传播，从而导致很多跳变故障没有办法检测到，因此LOC跳变故障测试覆盖率相对较低。LOS由于对扫描链最后一次shift(同时执行launch)时，时钟是高速时钟at-speedclock，然后需要马上拉低扫描使能信号，因此LOS可控性较差。
技术实现思路
为解决上述问题，本专利技术提供一种实时扫描测试方法，跳变故障测试覆盖率高，并且可控性好。第一方面，本专利技术提供一种实时扫描测试方法，用于对时钟区域进行实时扫描测试，所述时钟区域包括多个扫描链，各扫描链通过流水线扫描使能信号灵活控制扫描使能，所述方法包括：采用慢速时钟对各扫描链上的扫描寄存器依次移入数据；采用快速时钟对各扫描链上的扫描寄存器额外移入一次数据；将激励加载至各扫描链的输入端，采用快速时钟捕获各扫描链的测试输出值；其中，所述流水线扫描使能信号移入数据时有效，额外移入数据时有效，捕获时无效。第二方面，本专利技术提供一种实时扫描测试方法，用于对时钟区域进行实时扫描测试，所述时钟区域包括多个扫描链，各扫描链通过流水线扫描使能信号灵活控制扫描使能，所述方法包括：设定时钟区域的测试模式，所述测试模式包括第一模式和第二模式；如果采用第一模式对时钟区域进行实时扫描测试，则按以下步骤进行测试：采用慢速时钟对各扫描链上的扫描寄存器依次移入数据；采用快速时钟对各扫描链上的扫描寄存器额外移入一次数据；将激励加载至各扫描链的输入端，采用快速时钟捕获各扫描链的测试输出值；如果采用第二模式对时钟区域进行实时扫描测试，则按以下步骤进行测试：采用慢速时钟对各扫描链上的扫描寄存器依次移入数据；采用快速时钟触发各扫描链的传播；将激励加载至各扫描链的输入端，采用快速时钟捕获各扫描链的测试输出值；其中，所述流水线扫描使能信号在第一模式下移入数据时有效，额外移入数据时有效，捕获时无效，以及，在第二模式下移入数据时有效，触发时无效，捕获时无效。第三方面，本专利技术提供一种实时扫描测试控制电路，包括：流水线扫描使能单元，用于根据时钟区域的测试模式，所述测试模式包括第一模式和第二模式，输出第一模式或者第二模式下的流水线扫描使能信号，所述流水线扫描使能信号在第一模式下移入数据时有效，额外移入数据时有效，捕获时无效，以及，在第二模式下移入数据时有效，触发时无效，捕获时无效，所述流水线扫描使能信号输入时钟区域内各扫描链；时钟测试使能单元，用于根据时钟区域的测试模式，输出时钟测试使能信号，所述时钟测试使能信号在第一模式下移入数据时有效，额外移入数据时有效，捕获时无效，以及，在第二模式下移入数据时有效，触发时无效，捕获时无效；时钟门控制单元，用于根据所述时钟测试使能信号和功能使能信号，输出扫描时钟信号，所述扫描时钟信号输入时钟区域内各扫描链。可选地，所述时钟测试使能单元包括：第一扫描寄存器、第二扫描寄存器、第一通用寄存器、第一或门、第二或门、第三或门以及第一与门，其中，所述第一扫描寄存器和所述第二扫描寄存器的扫描输入端移入扫描数据；所述第一扫描寄存器的D端与所述第一扫描寄存器的Q端连接，所述第一扫描寄存器的Q端与所述第一或门的一个输入端连接，所述第一或门的另一个输入端输入扫描使能信号，所述第一或门的输出端与所述第一通用寄存器的D端连接，所述第一通用寄存器的Q端与所述第一与门的一个输入端连接；所述第二扫描寄存器的D端与所述第二扫描寄存器的Q端连接，所述第二扫描寄存器的Q端与所述第二或门的一个输入端连接，所述第二或门的另一个输入端输入扫描使能信号，所述第二或门的输出端与所述第一与门的另一个输入端连接；所述第一与门的输出端与所述第三或门的一个输入端连接，所述第三或门的另一个输入端与所述第一或门的输出端连接，所述第三或门的输出端用来输出时钟测试使能信号。可选地，所述流水线扫描使能单元包括：第三扫描寄存器、第四扫描寄存器、多路选择器、第二通用寄存器、第二与门以及第四或门，其中，所述第三扫描寄存器的D端与所述第三扫描寄存器的Q端连接，所述第四扫描寄存器的D端与所述第四扫描寄存器的Q端连接，所述第三扫描寄存器和所述第四扫描寄存器的扫描输入端移入扫描数据，Q端和所述多路选择寄存器的选择端连接；所述多路选择器的输出端与所述第二与门的一个输入端连接；所述第二通用寄存器的D端输入扫描使能信号，Q端与所述第二与门的另一个输入端连接；所述第四或门的一个输入端输入扫描使能信号，另一个输入端与所述第二与门的输出端连接，所述第四或门的输出端用来输出流水线扫描使能信号。可选地，所述第三扫描寄存器和所述第四扫描寄存器用于设定测试模式，所述第三扫描寄存器移入“1”，且所述第四扫描寄存器移入“0”，则设定测试模式为第一模式；所述第三扫描寄存器移入“0”，且所述第四扫描寄存器移入“1”，则设定测试模式为第二模式。可选地，所述多路选择器的输出端在第一模式下输出为“1”，在第二本文档来自技高网...

【技术保护点】
1.一种实时扫描测试方法，用于对时钟区域进行实时扫描测试，其特征在于，所述时钟区域包括多个扫描链，各扫描链通过流水线扫描使能信号灵活控制扫描使能，所述方法包括：采用慢速时钟对各扫描链上的扫描寄存器依次移入数据；采用快速时钟对各扫描链上的扫描寄存器额外移入一次数据；将激励加载至各扫描链的输入端，采用快速时钟捕获各扫描链的测试输出值；其中，所述流水线扫描使能信号移入数据时有效，额外移入数据时有效，捕获时无效。

【技术特征摘要】
1.一种实时扫描测试方法，用于对时钟区域进行实时扫描测试，其特征在于，所述时钟区域包括多个扫描链，各扫描链通过流水线扫描使能信号灵活控制扫描使能，所述方法包括：采用慢速时钟对各扫描链上的扫描寄存器依次移入数据；采用快速时钟对各扫描链上的扫描寄存器额外移入一次数据；将激励加载至各扫描链的输入端，采用快速时钟捕获各扫描链的测试输出值；其中，所述流水线扫描使能信号移入数据时有效，额外移入数据时有效，捕获时无效。2.一种实时扫描测试方法，用于对时钟区域进行实时扫描测试，其特征在于，所述时钟区域包括多个扫描链，各扫描链通过流水线扫描使能信号灵活控制扫描使能，所述方法包括：设定时钟区域的测试模式，所述测试模式包括第一模式和第二模式；如果采用第一模式对时钟区域进行实时扫描测试，则按以下步骤进行测试：采用慢速时钟对各扫描链上的扫描寄存器依次移入数据；采用快速时钟对各扫描链上的扫描寄存器额外移入一次数据；将激励加载至各扫描链的输入端，采用快速时钟捕获各扫描链的测试输出值；如果采用第二模式对时钟区域进行实时扫描测试，则按以下步骤进行测试：采用慢速时钟对各扫描链上的扫描寄存器依次移入数据；采用快速时钟触发各扫描链的传播；将激励加载至各扫描链的输入端，采用快速时钟捕获各扫描链的测试输出值；其中，所述流水线扫描使能信号在第一模式下移入数据时有效，额外移入数据时有效，捕获时无效，以及，在第二模式下移入数据时有效，触发时无效，捕获时无效。3.一种实时扫描测试方法，用于对整个测试区域进行实时扫描测试，其特征在于，所述整个测试区域包括多个时钟区域，每个时钟区域具有不同的时钟，每个时钟区域包括多个扫描链，各扫描链通过流水线扫描使能信号灵活控制扫描使能，所述方法包括：3-1)指定一个时钟区域作为当前目标时钟区域，采用第一模式对当前目标时钟区域进行实时扫描测试，采用第二模式对当前目标时钟区域以外的其他时钟区域进行实时扫描测试；3-2)依次指定每个时钟区域作为当前目标时钟区域，重复执行步骤3-1)；其中，所述采用第一模式对当前目标时钟区域进行实时扫描测试包括：采用慢速时钟对各扫描链上的扫描寄存器依次移入数据；采用快速时钟对各扫描链上的扫描寄存器额外移入一次数据；将激励加载至各扫描链的输入端，采用快速时钟捕获各扫描链的测试输出值；所述采用第二模式对当前目标时钟区域以外的其他时钟区域进行实时扫描测试包括：采用慢速时钟对各扫描链上的扫描寄存器依次移入数据；采用快速时钟触发各扫描链的传播；将激励加载至各扫描链的输入端，采用快速时钟捕获各扫描链的测试输出值；其中，所述流水线扫描使能信号在第一模式下移入数据时有效，额外移入数据时有效，捕获时无效，以及，在第二模式下移入数据时有效，触发时无效，捕获时无效。4.一种实时扫描测试控制电路，其特征在于，包括：流水线扫描使能单元，用于根据时钟区域的测试模式，所述测试模式包括第一模式和第二模式，输出第一...

【专利技术属性】
技术研发人员：张心标，曾辉，姜雪风，
申请(专利权)人：中科曙光信息产业成都有限公司，成都海光集成电路设计有限公司，
类型：发明
国别省市：四川,51