相变化存储结构制造技术

本公开实施例提供的相变化存储单元在加热器与相变化元件之间具有低偏差接触区。相变化存储单元包含底电极、介电层、加热器、相变化元件、与顶电极。介电层位于底电极上。加热器自底电极向上延伸穿过介电层。此外，加热器的上表面实质上平坦，且低于介电层的上表面。相变化元件位于介电层上，并凸出至介电层中以接触加热器的上表面。本公开实施例亦提供相变化存储单元的形成方法。

【技术实现步骤摘要】
相变化存储结构
本公开实施例关于相变化存储结构与其形成方法。
技术介绍
快闪存储器为广泛应用的非易失性存储器。然而依据预测，将难以扩充快闪存储器，因此需开发替代的非易失性存储器。这些替代的非易失性存储器之一为相变化存储器。相变化存储器为一种非易失性存储器，其采用相变化元件的相表示数据单位。相变化存储器可快速读取与写入、可非破坏性地读取、且可高度扩充。
技术实现思路
本公开一实施例提供的相变化存储结构，包括：底电极；介电层，位于底电极上；加热器，自底电极向上延伸穿过介电层，其中加热器的上表面实质上平坦，并比介电层的上表面低，以及相变化元件，位于介电层上，并凸出至介电层中以接触加热器的上表面。附图说明图1A与1B是一些实施例中的相变化存储结构的多种附图，其包含的相变化存储单元在加热器与相变化元件之间的接触区偏差小。图2A与2B是一些实施例中的相变化存储结构的多种附图，其包含的一对相变化存储单元的加热器至相变化元件的接触区偏差小。图3是一些实施例中的相变化存储结构的方框图，其包含的相变化存储单元阵列的加热器至相变化元件的接触区偏差小。图4是一些实施例中，在图3的相变化存储单元阵列中的位元线与地线之间的相变化存储单元的电性耦接的电路图。图5A与图5B是一些实施例中电路的多种剖面图，其包含的多种相变化存储单元的加热器至相变化元件的接触区偏差小。图6至图13是一些实施例中，形成相变化存储结构的方法的剖视图，其包含一对相变化存储单元的加热器至相变化元件的接触区偏差小。图14是一些实施例中，图6至图13的方法的流程图。符号说明A-A’、B-B’、C-C’、D-D’、E-E’、F-F’剖线AD1,1、AD1,2、AD1,N、AD2,1、AD2,2、AD2,N、ADM,1、ADM,2、ADM,N、ADm,n、302存取装置BL1、BL2、BLM、BLm、304位元线D距离Da第一距离Db第二距离GL1、GL2、GLN、GLn、306地线MC1,1、MC1,2、MC1,N、MC2,1、MC2,2、MC2,N、MCM,1、MCM,2、MCM,N、MCm,n、102相变化存储单元S垂直间隔WL1、WL2、WLN、WLn、308字元线100A、200A、500A、500B、600、700、800、900、1000、1100、1200、1300剖视图100B、200B上视图102a第一相变化存储单元102b第二相变化存储单元102c第三相变化存储单元104低偏差接触区106加热器106t、114t上表面108相变化元件108a主动相变化元件区110底电极112顶电极114加热器介电层116加热器开口118顶角202a第一内连线介电层202b第二内连线介电层300方框图302a第一存取装置302b第二存取装置302c第三存取装置304a第一位元线304b第二位元线400电路图502半导体基板504c共同源极/漏极区504i个别源极/漏极区506选择性导电通道508栅极510栅极介电层512内连线结构514a第一相变化存储单元通孔514b第二相变化存储单元通孔514c第三相变化存储单元通孔516a第一位元线通孔516b第二位元线通孔516c第三位元线通孔702、1202图案化光刻胶层802加热器层1102相变化层1400流程1402、1404、1406、1408、1410、1412、1414步骤具体实施方式下述内容提供的不同实施例可实施本公开的不同结构。特定构件与排列的实施例是用以简化而非局限本公开实施例。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本公开的多种例子中可重复标号，但这些重复仅用以简化与清楚说明，不代表不同实施例及/或设置之间具有相同标号的单元之间具有相同的对应关系。此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。相变化存储单元包含底电极、顶电极、介电层、电阻加热器、与相变化元件。介电层与相变化元件堆叠于底电极与顶电极之间，且相变化元件位于介电层与顶电极之间。此外，电阻加热器自相变化元件延伸穿过介电层至底电极。在批次形成相变化存储单元的方法中，形成多个加热器开口于介电层中，并形成加热器层以覆盖介电层并填入加热器开口。进行平坦化工艺至加热器层与介电层中，以分别形成多个加热器于加热器开口中。形成相变化层以覆盖并接触加热器，并图案化相变化层成各自接触加热器并位于加热器上的多个相变化元件。批次形成相变化存储单元的挑战在于平坦化形成加热器时，加热器的上表面的偏差高(即不一致)，因此加热器至相变化元件的接触区偏差也高。加热器至相变化元件的接触区偏差高，将导致设定电流与重置电流的偏差高。设定电流与重置电流为横越加热器的电流，其可改变对应相变化元件的主动区的结晶相至非晶相(或非晶相至结晶相)。本公开多种实施例涉及形成相变化存储单元的方法，其加热器与相变化元件之间的接触区偏差小。在一些实施例中，加热器介电层形成于底电极上。加热器开口形成于加热器介电层中。加热器开口露出底电极。加热器形成于加热器开口中。加热器的上表面为弧面，且至少部分位于加热器介电层的上表面上。进行回蚀刻至加热器中，以平坦化加热器上表面，并使加热器的上表面凹陷至低于加热器介电层上表面。相变化元件形成于加热器上表面上并接触加热器上表面。通过平坦化加热器上表面，并使加热器上表面凹陷至低于加热器介电层上表面，加热器开口尺寸将定义加热器与相变化元件之间的接触区。由于可批次形成低尺寸偏差的加热器开口，在批次形成相变化存储单元时的接触区可具有低偏差。这将使批次形成的相变化存储单元具有低偏差的设定电流与重置电流，因此工艺容忍度大且良率高。如图1A与1B的剖视图100A与上视图100B所示的一些实施例的相变化存储结构，其包含的相变化存储单元102的加热器106与相变化元件108之间具有低偏差接触区104。举例来说，图1A可沿着图1B中的剖线B-B’。举例来说，图1B可沿着图1A中的剖线A-A’。如图1A的剖视图100A所示，相变化存储单元102包含加热器106、相变化元件108、底电极110、顶电极112、与加热器介电层114。底电极110与顶电极112导电，且可为或包含钨、铜、铝铜、或上述的组合。此外，底电极110与顶电极112可为通孔及/或金属线路。加热器介电层114位于底电极110上，且位于底电极110与顶电极112之间。此外，加热器介电层114包含加热器开口116，其自加热器介电层114的上表面延伸穿过加热器介电层114至底电极110。在一些实施例中，加热器介电层114的顶角118位于加热器开口116中且为圆润形状或弧形。举例来说，加热器介电层114可为或包含氧化硅、氮化硅、一些其他介电物、或上述的组合。加热器106沿着加热器开口116的底部部分地填入加热器开口116，且其上表面凹陷至低于加热器介电层114的上表面(凹陷量为距离D)。举例来说，加热器106的上表面可实质上平坦。此外，加热器1本文档来自技高网...

【技术保护点】
1.一种相变化存储结构，包括：一底电极；一介电层，位于该底电极上；一加热器，自该底电极向上延伸穿过该介电层，其中该加热器的上表面实质上平坦，并比该介电层的上表面低，以及一相变化元件，位于该介电层上，并凸出至该介电层中以接触该加热器的上表面。

【技术特征摘要】
2017.08.28 US 62/550,770;2018.06.13 US 16/007,1161.一种相变化存储结构...

【专利技术属性】
技术研发人员：蔡伊甄，刘世昌，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71