测试结构及其制造方法技术

本申请公开了一种测试结构及其制造方法，涉及半导体技术领域。所述方法包括：提供顶部晶圆结构，所述顶部晶圆结构包括：顶部晶圆和在所述顶部晶圆的底部彼此间隔开的多个第一焊盘；提供底部晶圆结构，所述底部晶圆结构包括：底部晶圆和在所述底部晶圆的顶部彼此间隔开的多个第二焊盘，相邻的两个第二焊盘中的至少一个第二焊盘的侧面具有绝缘层；将所述多个第一焊盘与所述多个第二焊盘通过共晶键合的方式键合，其中每个第一焊盘与一个第二焊盘键合，从而形成多个焊盘。本申请可以改善键合后的焊盘相连的问题。

Test Structure and Manufacturing Method

This application discloses a test structure and a manufacturing method thereof, which relates to the field of semiconductor technology. The method includes: providing a top wafer structure, which comprises a top wafer and a plurality of first pads spaced at the bottom of the top wafer; providing a bottom wafer structure, which comprises a bottom wafer and a plurality of second pads spaced at the top of the bottom wafer, and at least one of two adjacent second pads. The side of a second pad has an insulating layer; the first pads and the second pads are bonded by eutectic bonding, in which each first pad is bonded with a second pad to form a plurality of pads. This application can improve the bonded pad connection problem.

【技术实现步骤摘要】
测试结构及其制造方法
本申请涉及半导体
，尤其涉及一种测试结构及其制造方法。
技术介绍
晶圆验收测试(WATtest)是在晶圆完成所有制程工艺后，针对晶圆上的各种测试结构所进行的电性测试。微机电系统(MEMS)惯性传感器等MEMS传感器具有将两个晶圆共晶键合的工艺。在顶部晶圆和底部晶圆的划片道中具有测试结构，将顶部晶圆和底部晶圆共晶键合后形成键合后的测试结构，然后可以对键合后的测试结构进行WAT测试。然而，本申请的专利技术人发现，对键合后的测试结构进行WAT测试时，WAT测试失败的情况比较多。
技术实现思路
本申请的一个目的在于提供一种测试结构及其制造方法，能够改善键合后的焊盘相连的问题，进而改善WAT测试失败的问题。根据本申请的一方面，提供了一种测试结构的制造方法，包括：提供顶部晶圆结构，所述顶部晶圆结构包括：顶部晶圆和在所述顶部晶圆的底部彼此间隔开的多个第一焊盘；提供底部晶圆结构，所述底部晶圆结构包括：底部晶圆和在所述底部晶圆的顶部彼此间隔开的多个第二焊盘，相邻的两个第二焊盘中的至少一个第二焊盘的侧面具有绝缘层；将所述多个第一焊盘与所述多个第二焊盘通过共晶键合的方式键合，其中每个第一焊盘与一个第二焊盘键合，从而形成多个焊盘。在一个实施例中，侧面具有绝缘层的第二焊盘具有沟槽。在一个实施例中，所述沟槽的侧壁上具有绝缘层。在一个实施例中，所述沟槽的底部高于所述底部晶圆的顶部。在一个实施例中，每个第二焊盘的侧面均具有绝缘层；所述提供底部晶圆结构的步骤包括：提供所述底部晶圆；在所述底部晶圆上形成焊盘材料层；对所述焊盘材料层进行图案化，以在焊盘区域形成多个初始第二焊盘；在所述初始第二焊盘的侧面形成绝缘层；对所述初始第二焊盘进行刻蚀，以形成所述沟槽，从而形成所述第二焊盘。在一个实施例中，每个第二焊盘的侧面均具有绝缘层；所述提供底部晶圆结构包括：提供所述底部晶圆；在所述底部晶圆上形成焊盘材料层；对所述焊盘材料层进行图案化，以形成具有所述沟槽的所述第二焊盘；在所述第二焊盘的侧面以及所述沟槽的侧壁上形成绝缘层。在一个实施例中，所述第一焊盘所占所述顶部晶圆的面积小于所述第二焊盘所占所述底部晶圆的面积。在一个实施例中，所述沟槽包括多个延伸方向基本平行的沟槽。在一个实施例中，所述绝缘层的材料包括下列中的一种或多种：硅的氧化物、硅的氮化物、硅的氮氧化物。在一个实施例中，所述焊盘包括两种金属元素；或所述焊盘包括金属元素和半导体元素。在一个实施例中，所述顶部晶圆和所述底部晶圆中的一个中形成有微机电系统传感器。根据本申请的另一方面，提供一种测试结构，包括：顶部晶圆；底部晶圆，位于所述顶部晶圆下方；和多个焊盘，用于连接所述顶部晶圆和所述底部晶圆；其中，相邻的两个焊盘中的至少一个焊盘的侧面具有绝缘层。在一个实施例中，侧面具有绝缘层的焊盘中嵌入有分隔开的绝缘层。在一个实施例中，焊盘中嵌入的绝缘层的底部高于所述底部晶圆的顶部。在一个实施例中，所述绝缘层的材料包括下列中的一种或多种：硅的氧化物、硅的氮化物、硅的氮氧化物。在一个实施例中，所述焊盘包括两种金属元素；或所述焊盘包括金属元素和半导体元素。在一个实施例中，所述顶部晶圆和所述底部晶圆中的一个中形成有微机电系统传感器。本申请实施例中，由于相邻的第二焊盘中的至少一个第二焊盘的侧面形成了绝缘层，因此，可以防止键合后形成的多个焊盘中相邻的焊盘连在一起，改善了WAT测试失败的问题。通过以下参照附图对本申请的示例性实施例的详细描述，本申请的其它特征、方面及其优点将会变得清楚。附图说明附图构成本说明书的一部分，其描述了本申请的示例性实施例，并且连同说明书一起用于解释本申请的原理，在附图中：图1示出了现有的一种测试结构的示意图；图2是根据本申请一个实施例的测试结构的制造方法的流程示意图；图3示出了根据本申请一个实施例的顶部晶圆结构的示意图；图4示出了根据本申请一个实施例的底部晶圆结构的示意图；图5示出了根据本申请一个实施例的测试结构的示意图；图6A示出了根据本申请另一个实施例的底部晶圆结构的示意图；图6B示出了根据本申请又一个实施例的底部晶圆结构的示意图；图6C示出了具有沟槽的第二焊盘的俯视示意图；图7A-图7E示出了根据本申请一个实施例的形成图6A所示底部晶圆结构的各个阶段的示意图；图8A-图8D示出了根据本申请一个实施例的形成图6B所示底部晶圆结构的各个阶段的示意图；图9示出了根据本申请另一个实施例的测试结构的示意图；图10A示出了现有的测试结构的测试结果的一个例子；图10B示出了本申请的测试结构的测试结果的一个例子。具体实施方式现在将参照附图来详细描述本申请的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本申请范围的限制。此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本申请及其应用或使用的任何限制。对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。专利技术人对WAT测试失败的问题进行了深入研究，发现：在顶部晶圆101和底部晶圆102键合后，相邻的两个焊盘103和104会连在一起，也即，搭成桥，如图1所示。由于相邻的焊盘搭成桥，从而导致测试结构短接，进而导致WAT测试失败。据此，专利技术人提出了如下解决方案。图2是根据本申请一个实施例的测试结构的制造方法的流程示意图。图3-图5示出了根据本申请一个实施例的测试结构的制造方法的各个阶段的示意图。下面结合图2、图3-图5对根据本申请一个实施例的测试结构的制造方法进行详细说明。如图2所示，在步骤202，提供顶部晶圆结构。图3示出了根据本申请一个实施例的顶部晶圆结构的示意图。如图3所示，顶部晶圆结构包括顶部晶圆301和在顶部晶圆301的底部彼此间隔开的多个第一焊盘302(图3示意性地示出了两个)。每个第一焊盘302可以与顶部晶圆301中的一个连接件303接触。第一焊盘302的材料可以是半导体，例如锗等；或者也可以是金属，例如锡、铝、铜等。应理解，图3所示的连接件303仅仅是示意性地，实际上，顶部晶圆301中可以包括不同的金属层，不同的金属层之间可以通过相应的连接件303(例如金属连接件)来连接。另外，顶部晶圆301中可以形成有逻辑电路，例如由MOS器件等器件组成的逻辑电路。在步骤204，提供底部晶圆结构。图4示出了根据本申请一个实施例的底部晶圆结构的示意图。如图4所示，底部晶圆结构包括底部晶圆401和在底部晶圆401的顶部彼此间隔开的多个第二焊盘402，每个第二焊盘402可以与底部晶圆401中的一个连接件403接触。相邻的两个第二焊盘402中的至少一个第二焊盘402的侧面具有绝缘层404。绝缘层404的材料可以包括下列中的一种或多种：硅的氧化物(例如SiO2)、硅的氮化物(例如SiN)、硅的氮本文档来自技高网...

【技术保护点】
1.一种测试结构的制造方法，其特征在于，包括：提供顶部晶圆结构，所述顶部晶圆结构包括：顶部晶圆和在所述顶部晶圆的底部彼此间隔开的多个第一焊盘；提供底部晶圆结构，所述底部晶圆结构包括：底部晶圆和在所述底部晶圆的顶部彼此间隔开的多个第二焊盘，相邻的两个第二焊盘中的至少一个第二焊盘的侧面具有绝缘层；将所述多个第一焊盘与所述多个第二焊盘通过共晶键合的方式键合，其中每个第一焊盘与一个第二焊盘键合，从而形成多个焊盘。

【技术特征摘要】
1.一种测试结构的制造方法，其特征在于，包括：提供顶部晶圆结构，所述顶部晶圆结构包括：顶部晶圆和在所述顶部晶圆的底部彼此间隔开的多个第一焊盘；提供底部晶圆结构，所述底部晶圆结构包括：底部晶圆和在所述底部晶圆的顶部彼此间隔开的多个第二焊盘，相邻的两个第二焊盘中的至少一个第二焊盘的侧面具有绝缘层；将所述多个第一焊盘与所述多个第二焊盘通过共晶键合的方式键合，其中每个第一焊盘与一个第二焊盘键合，从而形成多个焊盘。2.根据权利要求1所述的方法，其特征在于，侧面具有绝缘层的第二焊盘具有沟槽。3.根据权利要求2所述的方法，其特征在于，所述沟槽的侧壁上具有绝缘层。4.根据权利要求2或3所述的方法，其特征在于，所述沟槽的底部高于所述底部晶圆的顶部。5.根据权利要求2所述的方法，其特征在于，每个第二焊盘的侧面均具有绝缘层；所述提供底部晶圆结构的步骤包括：提供所述底部晶圆；在所述底部晶圆上形成焊盘材料层；对所述焊盘材料层进行图案化，以在焊盘区域形成多个初始第二焊盘；在所述初始第二焊盘的侧面形成绝缘层；对所述初始第二焊盘进行刻蚀，以形成所述沟槽，从而形成所述第二焊盘。6.根据权利要求3所述的方法，其特征在于，每个第二焊盘的侧面均具有绝缘层；所述提供底部晶圆结构包括：提供所述底部晶圆；在所述底部晶圆上形成焊盘材料层；对所述焊盘材料层进行图案化，以形成具有所述沟槽的所述第二焊盘；在所述第二焊盘的侧面以及所述沟槽的侧壁上形成绝缘层。7.根据权利要...

【专利技术属性】
技术研发人员：毛益平，李广宁，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31