EMCCD的功率驱动电路制造技术

本发明专利技术公开了一种EMCCD的功率驱动电路。所述功率驱动电路包括：电源模块、FPGA单元、第一总线驱动器、第二总线驱动器、第一驱动芯片、第二驱动芯片、高压正弦信号驱动电路。FPGA单元用于提供时序信号。第一驱动芯片用于将所述FPGA单元的时序信号转化为第一电压幅值信号，所述第一电压幅值信号用作所述EMCCD的帧转移驱动信号以及行转移驱动信号。第二驱动芯片用于将所述FPGA单元的时序信号转化将第二电压幅值信号，所述第二电压幅值信号用作所述EMCCD的水平读出驱动信号以及行丢弃驱动信号。高压正弦信号驱动电路与所述第二总线驱动器相连，用于将所述FPGA单元的时序信号转化为EMCCD的高压正弦驱动信号。该EMCCD的功率驱动电路的结构简单，易于调节且功耗比较小。

Power Driving Circuit of EMCCD

The invention discloses a power driving circuit of an EMCCD. The power driving circuit includes a power supply module, a FPGA unit, a first bus driver, a second bus driver, a first drive chip, a second drive chip and a high voltage sinusoidal signal driving circuit. The FPGA unit is used to provide timing signals. The first driver chip is used to convert the timing signal of the FPGA unit into the first voltage amplitude signal, which is used as the frame transfer driving signal and the row transfer driving signal of the EMCCD. The second driver chip is used to convert the timing signal of the FPGA unit into the second voltage amplitude signal, which is used as the horizontal readout driving signal of the EMCCD and the row discarding driving signal. The high voltage sinusoidal signal driving circuit is connected with the second bus driver for converting the timing signal of the FPGA unit into the high voltage sinusoidal driving signal of the EMCCD. The power driving circuit of the EMCCD has the advantages of simple structure, easy adjustment and low power consumption.

【技术实现步骤摘要】
EMCCD的功率驱动电路
本专利技术是关于电路设计领域，特别是关于一种EMCCD的功率驱动电路。
技术介绍
EMCCD(电子倍增CCD)技术有时也被称作“片上增益”技术，是一种全新的微弱光信号增强探测技术。它与普通的科学级CCD探测器的主要区别在于其读出(转移)寄存器后又接续有一串“增益寄存器”，它的电极结构不同于转移寄存器，信号电荷在这里得到增益，具有高信噪比和工作寿命长等优点。EMCCD的功率驱动电路是EMCCD成像质量好坏的关键因素。现有的EMCCD功率驱动电路为了保证驱动效果，往往设计复杂，功耗较大，并且不易于调节输出的驱动信号的幅值。公开于该
技术介绍
部分的信息仅仅旨在增加对本专利技术的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
技术实现思路
本专利技术的目的在于提供一种EMCCD的功率驱动电路，其结构简单，易于调节且功耗比较小。为实现上述目的，本专利技术提供了一种EMCCD的功率驱动电路，所述功率驱动电路包括：电源模块、FPGA单元、第一总线驱动器、第二总线驱动器、第一驱动芯片、第二驱动芯片、高压正弦信号驱动电路。电源模块用于供电。FPGA单元用于提供时序信号。第一总线驱动器为CMOS型三态缓冲门电路，其与所述FPGA单元相连，用于提高所述FPGA单元的负载能力。第二总线驱动器为CMOS型三态缓冲门电路，其与所述FPGA单元相连，用于提高所述FPGA单元的负载能力。第一驱动芯片与所述第一总线驱动器相连，用于将所述FPGA单元的时序信号转化为第一电压幅值信号，所述第一电压幅值信号用作所述EMCCD的帧转移驱动信号以及行转移驱动信号。第二驱动芯片与所述第一总线驱动器相连，用于将所述FPGA单元的时序信号转化将第二电压幅值信号，所述第二电压幅值信号用作所述EMCCD的水平读出驱动信号以及行丢弃驱动信号。高压正弦信号驱动电路与所述第二总线驱动器相连，用于将所述FPGA单元的时序信号转化为EMCCD的高压正弦驱动信号。在一优选的实施方式中，所述高压正弦信号驱动电路包括：DAC、预放大器、主放大器。DAC用于将数字信号转化为正弦信号(电流信号)。预放大器，与所述DAC相连用于将所述DAC输出的电流信号转化为电压信号，同时放大该电压信号。主放大器与所述预放大器相连，用于将所述预放大器输出的电压信号进一步地放大。在一优选的实施方式中，所述DAC电路为电流型差分输出模式，采用单路输出，将正向电流输出端作为一路输出，负向电流输出端经过第一固定电阻接地。在一优选的实施方式中，所述DAC的正向电流输出端并联一高精度电阻，所述预放大器的正向电流输入端经第二固定电阻接地，所述DAC与所述预放大器的负向电流输入端之间连接第三电阻，所述预放大器的负向电流输入端与所述预放大器的输出端之间连接第四电阻。在一优选的实施方式中，所述主放大器的正向输入端接地，所述主放大器的负向输入端与所述预放大器的输出端之间连接第五电阻，所述主放大器的负向输入端与所述主放大器的输出端之间连接第六电阻，所述主放大器的输出端连接第七电阻。在一优选的实施方式中，所述主放大器的输出端并联箝位二极管。在一优选的实施方式中，所述总线驱动器为具有三态输出、3.3V供电以及16位通道的总线驱动器，所述第一驱动芯片和所述第二驱动芯片为高速四通道CMOS驱动器，所述DAC芯片采用8bit位宽，高达165MSPS转换速度的数模转换器，所述预放大器采用宽带电压反馈运算放大器，所述主放大器采用能够实现57V输出的运算放大器。在一优选的实施方式中，所述FPGA单元内部程序中被写入正弦真值表，所述正弦真值表包括一组或多组数据，每组数据中包括至少16个数值，所述至少16个数值代表所述DAC的至少16个采样数字信号的数值，所述DAC根据所述至少16个采样数字信号的数值输出相应的模拟正弦波形。在一优选的实施方式中，所述第一电压幅值信号为方波，其幅值范围为-5V～+7V。在一优选的实施方式中，所述第二电压幅值信号为方波，其幅值为12V。与现有技术相比，根据本专利技术的EMCCD的功率驱动电路，采用直接经驱动芯片输出驱动EMCCD的方法实现EMCCD的帧转移时序、行转移时序、水平读出和行丢弃时钟驱动，具备输出频率高、驱动力强的优点。而使用DAC芯片产生EMCCD所需的各种基础电压，经由不同时序控制的模拟开关后，再经运放驱动得到最终电压值，从而形成幅值波形都满足EMCCD的驱动时序的方法，虽然灵活性较强，但仅适合频率较低、功率较低的信号。另外，本专利技术中采用高速DAC加二级放大器的方法实现EMCCD高压正弦驱动信号，相比采用方波驱动可有效降低电路功耗，且可方便实现幅值和相位的调节，便于实现与EMCCD水平读出信号实现同步。并且本专利技术中将正弦表直接写入到FPGA单元内部，作为程序的一部分，可减少IP核的使用，便于在不同的FPGA单元系统中快速移植。附图说明图1是根据本专利技术一实施方式的EMCCD功率驱动电路的组成框图；图2是根据本专利技术一实施方式的高压正弦信号驱动电路。具体实施方式下面结合附图，对本专利技术的具体实施方式进行详细描述，但应当理解本专利技术的保护范围并不受具体实施方式的限制。除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。本专利技术提出了一种EMCCD的功率驱动电路，可用于EMCCD的成像时序驱动。图1是根据本专利技术一实施方式的EMCCD功率驱动电路的组成框图。该EMCCD的功率驱动电路包括用于供电的电源模块10、FPGA(可编程逻辑阵列)单元11、第一总线驱动器12、第二总线驱动器13、第一驱动芯片14、第二驱动芯片15、高压正弦信号驱动电路16。FPGA单元11用于提供时序信号。时序信号的相位和频率需要在时序电路中得到保证。第一总线驱动器12和第二总线驱动器13都为CMOS型三态缓冲门电路，用于提高FPGA单元11的负载能力。可选地，第一总线驱动器12和第二总线驱动器13选用TI公司的具有三态输出、3.3V供电、16位通道的低功耗的总线驱动芯片。第一驱动芯片14用于将FPGA单元11的时序信号转化为第一电压幅值信号，第一电压幅值信号用作EMCCD的帧转移驱动信号以及行转移驱动信号。第二驱动芯片15用于将FPGA单元11的时序信号转化将第二电压幅值信号，第二电压幅值信号用作EMCCD的水平读出驱动信号以及行丢弃驱动信号。通过设置第一驱动芯片14和第二驱动芯片15就可以同时实现帧转移驱动信号、行转移驱动信号、水平读出驱动信号以及行丢弃驱动信号，这样能够简化设计。在实际应用中，驱动芯片的工作电压由电源模块10提供，由于电压经驱动电路有损失，所以建议驱动芯片的工作电压比驱动信号幅值稍高。具体地，在本实施方式中，将EMCCD帧转移驱动信号(I1、I2、I3、I4)、行转移驱动信号(S1、S2、S3、S4)、水平读出驱动信号(R1、R2、R3)和行丢弃信号(DG)驱动电路的电压幅值归结为两种，一是帧转移驱动信号及行转移驱动信号，为方波信号，幅值为-5V～+7V，该信号通过第一驱动芯片14产生；二是水平读出驱动信号和行丢弃驱动信号，为方波本文档来自技高网...

【技术保护点】
1.一种EMCCD的功率驱动电路，包括用于供电的电源模块，其特征在于，所述功率驱动电路包括：FPGA单元，用于提供时序信号；第一总线驱动器，为CMOS型三态缓冲门电路，其与所述FPGA单元相连，用于提高所述FPGA单元的负载能力；第二总线驱动器，为CMOS型三态缓冲门电路，其与所述FPGA单元相连，用于提高所述FPGA单元的负载能力；第一驱动芯片，与所述第一总线驱动器相连，用于将所述FPGA单元的时序信号转化为第一电压幅值信号，所述第一电压幅值信号用作所述EMCCD的帧转移驱动信号以及行转移驱动信号；第二驱动芯片，与所述第一总线驱动器相连，用于将所述FPGA单元的时序信号转化为第二电压幅值信号，所述第二电压幅值信号用作所述EMCCD的水平读出驱动信号以及行丢弃驱动信号；以及高压正弦信号驱动电路，与所述第二总线驱动器相连，用于将所述FPGA单元的时序信号转化为EMCCD的高压正弦驱动信号。

【技术特征摘要】
1.一种EMCCD的功率驱动电路，包括用于供电的电源模块，其特征在于，所述功率驱动电路包括：FPGA单元，用于提供时序信号；第一总线驱动器，为CMOS型三态缓冲门电路，其与所述FPGA单元相连，用于提高所述FPGA单元的负载能力；第二总线驱动器，为CMOS型三态缓冲门电路，其与所述FPGA单元相连，用于提高所述FPGA单元的负载能力；第一驱动芯片，与所述第一总线驱动器相连，用于将所述FPGA单元的时序信号转化为第一电压幅值信号，所述第一电压幅值信号用作所述EMCCD的帧转移驱动信号以及行转移驱动信号；第二驱动芯片，与所述第一总线驱动器相连，用于将所述FPGA单元的时序信号转化为第二电压幅值信号，所述第二电压幅值信号用作所述EMCCD的水平读出驱动信号以及行丢弃驱动信号；以及高压正弦信号驱动电路，与所述第二总线驱动器相连，用于将所述FPGA单元的时序信号转化为EMCCD的高压正弦驱动信号。2.如权利要求1所述的EMCCD的功率驱动电路，其特征在于，所述高压正弦信号驱动电路包括：DAC，用于将数字信号转化为正弦信号，该正弦信号为电流信号；预放大器，与所述DAC相连，用于将所述DAC输出的电流信号转化为电压信号，同时放大该电压信号；以及主放大器，与所述预放大器相连，用于将所述预放大器输出的电压信号进一步地放大。3.如权利要求2所述的EMCCD的功率驱动电路，其特征在于，所述DAC电路为电流型差分输出模式，采用单路输出，将正向电流输出端作为一路输出，负向电流输出端经过第一固定电阻接地。4.如权利要求3所述的EMCCD的功率驱动电路，其特征在于，所述DAC的正向电流输出端并联一高精度电阻...

【专利技术属性】
技术研发人员：黄亮，吴有超，李涛，王建，
申请(专利权)人：北京智芯微电子科技有限公司，国网信息通信产业集团有限公司，
类型：发明
国别省市：北京,11