纳米片场效应晶体管中的内间隙壁形成制造技术

本发明专利技术涉及纳米片场效应晶体管中的内间隙壁形成，揭示纳米片场效应晶体管的结构以及用于形成纳米片场效应晶体管的结构的方法。形成本体特征，该本体特征包括垂直设于第一与第二纳米片沟道层之间的牺牲层。在该本体特征的侧壁处横向凹入该牺牲层，以暴露该第一及第二纳米片沟道层的相应部分。在该本体特征的该侧壁处通过氧化该牺牲层的部分而形成牺牲间隙壁。在该第一及第二纳米片沟道层的该暴露部分上外延生长由半导体材料构成的区段，以收窄垂直隔开该第一与第二纳米片沟道层的间隔。移除该牺牲间隙壁，以在由该半导体材料构成的该区段与该牺牲层之间形成腔体。在该腔体中共形沉积介电间隙壁。

Interior Gap Wall Formation in Nanowafer Field Effect Transistors

The invention relates to the formation of inner gap wall in nano-sheet field effect transistors, the structure of nano-sheet field effect transistors and the method for forming the structure of nano-sheet field effect transistors. An ontology feature is formed, which includes a sacrificial layer vertically located between the channel layers of the first and second nanosheets. The sacrificial layer is transversely concaved at the side wall of the body feature to expose the corresponding portion of the channel layer of the first and second nanosheets. The sacrificial gap wall is formed by oxidizing the part of the sacrificial layer at the side wall of the body characteristic. A region composed of semiconductor materials is epitaxially grown on the exposed portion of the first and second nanosheet channel layers to narrow the vertical separation between the first and second nanosheet channel layers. The sacrificial gap wall is removed to form a cavity between the section composed of the semiconductor material and the sacrificial layer. The dielectric gap wall is conformally deposited in the cavity.

【技术实现步骤摘要】
纳米片场效应晶体管中的内间隙壁形成
本专利技术涉及半导体装置制造及集成电路，尤其涉及纳米片场效应晶体管的结构以及形成纳米片场效应晶体管的方法。
技术介绍
场效应晶体管的装置结构通常包括本体区、定义于该本体区中的源极及漏极、以及经配置成切换在该本体区中所形成的沟道中的载流子流的栅极电极。当向该栅极电极施加大于指定阈值电压的控制电压时，在该源极与漏极之间的该沟道中的反型或耗尽层中会发生载流子流，从而产生装置输出电流。平面场效应晶体管的本体区及沟道位于支持栅极电极的衬底的顶部表面下方。鳍式场效应晶体管(fin-typefield-effecttransistor；FinFET)是非平面装置结构，与平面场效应晶体管相比，鳍式场效应晶体管可被更密集地封装于集成电路中。FinFET可包括由半导体材料的实心单体组成的鳍片、形成于该本体的区段中的重掺杂源/漏区、以及包覆位于该源/漏区之间的鳍片本体中的沟道的栅极电极。与平面晶体管相比，在该栅极结构与鳍片本体之间的该设置提升对沟道的控制并降低当该FinFET处于其“关”状态时的漏电流。相应地，与平面晶体管相比，这支持使用较低的阈值电压，从而提升性能以及降低功耗。纳米片场效应晶体管已被开发为一种先进类型的FinFET，其可额外增加封装密度。纳米片场效应晶体管的本体包括以三维阵列堆叠的多个纳米片沟道层。栅极堆叠的区段可呈环绕栅极布置而围绕各纳米片沟道层的所有侧。该纳米片沟道层初始被设置为层堆叠，其具有由相对于构成该纳米片沟道层的材料(例如，硅)可被选择性蚀刻的材料(例如，硅-锗)所组成的牺牲层。通过使用例如盐酸蒸气蚀刻并移除该牺牲层，以释放该纳米片沟道层，并提供栅区以形成该栅极堆叠。在释放该纳米片沟道层之前，自该半导体纳米片层的侧表面外延生长源漏区。内间隙壁位于该牺牲层的侧表面与构成该源/漏区的该外延半导体材料之间。该内间隙壁(由介电材料形成)在结构上的用意是在释放该纳米片层的该蚀刻制程期间将该源/漏区与该栅区隔离。不过，传统内间隙壁可能具有相关的弯曲度并可能在邻近该纳米片层的区域中更薄。该弯曲度可能产生于锗自该牺牲层向该纳米片沟道层中的扩散以及所导致的在蚀刻腔体(后续在其中形成介电间隙壁)时蚀刻速率的局部变化。结果是传统的弯曲内间隙壁容易破裂并泄漏，从而使在纳米片释放期间所使用的蚀刻剂抵达并蚀刻该源/漏区。
技术实现思路
在本专利技术的实施例中，提供一种用于形成场效应晶体管的方法。该方法包括形成本体特征，该本体特征具有第一纳米片沟道层、第二纳米片沟道层，以及垂直设于该第一纳米片沟道层与该第二纳米片沟道层之间的牺牲层。在该本体特征的侧壁处相对该第一纳米片沟道层及该第二纳米片沟道层横向凹入该牺牲层，以暴露该第一纳米片沟道层的部分及该第二纳米片沟道层的部分。在该本体特征的该侧壁处通过氧化该牺牲层的部分形成牺牲间隙壁。分别在该第一纳米片沟道层的该暴露部分及该第二纳米片沟道层的该暴露部分上外延生长由半导体材料构成的第一区段及第二区段，以收窄垂直隔开该第一纳米片沟道层与该第二纳米片沟道层的间隔。移除该牺牲间隙壁，以在由该半导体材料构成的该第一区段及该第二区段与该牺牲层之间形成腔体。在该腔体中共形沉积介电间隙壁。在本专利技术的实施例中，针对场效应晶体管提供一种结构。该结构包括：本体特征，具有第一纳米片沟道层及第二纳米片沟道层；功能栅极结构，具有栅极电极，该栅极电极具有设于该第一纳米片沟道层与该第二纳米片沟道层之间的区段；由半导体材料构成的第一区段，位于该第一纳米片沟道层的部分上；以及由该半导体材料构成的第二区段，位于该第二纳米片沟道层的部分上。介电间隙壁设于由该半导体材料构成的该第一区段及该第二区段与该栅极电极的该区段之间的腔体中。附图说明包含于并构成本说明书的一部分的附图说明本专利技术的各种实施例，并与上面所作的有关本专利技术的概括说明以及下面所作的有关实施例的详细说明一起用以解释本专利技术的实施例。图1至9显示依据本专利技术的实施例处于制程方法的连续制造阶段的装置结构的剖视图。图7A显示图7中的介电间隙壁的其中之一的放大视图。图10至13显示依据本专利技术的实施例处于制程方法的连续制造阶段的装置结构的剖视图。具体实施方式请参照图1并依据本专利技术的实施例，以交替序列形成半导体层11及半导体层13，以在衬底14上定义层堆叠。衬底14由半导体材料组成，例如单晶硅。半导体层11、13可通过外延生长制程依序形成，通过反应物的选择在生长期间交替变化组分。半导体层11由半导体材料组成，而半导体层13可由经选择成相对于半导体层11的半导体材料而被选择性移除的半导体材料组成。在一个实施例中，半导体层11可由硅(Si)组成，且半导体层13可由锗浓度为百分之二十(20％)至百分之六十(60％)的硅锗(SiGe)组成，与硅相比，其以较高的速率蚀刻。本文中所使用的关于材料移除制程(例如，蚀刻)的术语“选择性”表示通过合适的蚀刻剂选择，目标材料的材料移除速率(也就是，蚀刻速率)大于暴露于该材料移除制程的至少另一种材料的移除速率。半导体层11及半导体层13的数目可不同于所示的代表性数目。在形成半导体层11、13以后，形成介电层16，其将半导体层11、13与衬底14电性隔离。介电层16可通过在半导体层11、13下方蚀刻并用介电材料(例如二氧化硅(SiO2))或各种材料(例如氮化硅、SiBCN、碳掺杂氮化硅(SiNC)、SiN、SiCO、SiNOC等)填充形成。在该层堆叠的最顶部半导体层13的顶部表面上形成牺牲栅极结构20。牺牲栅极结构20可由半导体材料(例如非晶硅)组成，通过CVD(化学气相沉积)沉积该半导体材料并利用硬掩膜通过反应离子蚀刻(reactiveionetching；RIE)对其图案化。牺牲栅极结构20由位于其顶部表面上的介电覆盖层22覆盖。在邻近牺牲栅极结构20的垂直侧壁的位置处的该层堆叠的最顶部半导体层13的顶部表面上形成介电间隙壁24。介电间隙壁24具有相应的侧壁21，该侧壁可为平坦的。介电间隙壁24可由低k介电材料组成，例如硅-硼-碳-氮化物(SiBCN)或硅-氧-碳-氮化物(SiOCN)。介电间隙壁24沿垂直于牺牲栅极结构20的侧壁的横向方向具有给定厚度t0。请参照图2，其中相同的附图标记表示图1中类似的特征且在该制程方法的下一制造阶段，通过依赖牺牲栅极结构20及相关介电间隙壁24作为蚀刻掩膜的蚀刻制程，自该层堆叠的半导体层11、13形成鳍片或本体特征26。该自对准蚀刻制程(可为反应离子蚀刻(RIE)制程)依赖一种或多种蚀刻化学以蚀刻穿过半导体层11、13并停止于介电层16上。介电层16将本体特征26与衬底14电性隔离。本体特征26包括自半导体层11图案化的纳米片沟道层10以及自半导体层13图案化的牺牲层12。纳米片沟道层10经设置成沿垂直方向与牺牲层12交替，并沿本体特征26的侧壁25对齐。牺牲层12的其中之一邻近并直接接触介电层16。由于介电间隙壁24的减小厚度，本体特征26中的纳米片沟道层10及牺牲层12的宽度会小于形成此类本体特征的传统制程中的宽度。请参照图3，其中相同的附图标记表示图2中类似的特征且在该制程方法的下一制造阶段，通过相对于构成纳米片沟道层10及介电层16的材料选择性蚀刻构成牺牲层12的材料的本文档来自技高网...

【技术保护点】
1.一种形成场效应晶体管的方法，该方法包括：形成第一本体特征，该第一本体特征包括第一纳米片沟道层、第二纳米片沟道层、以及垂直设于该第一纳米片沟道层与该第二纳米片沟道层之间的牺牲层；在该第一本体特征的侧壁处相对于该第一纳米片沟道层及该第二纳米片沟道层而横向凹入该牺牲层，以暴露该第一纳米片沟道层的部分及该第二纳米片沟道层的部分；在该第一本体特征的该侧壁处通过氧化该牺牲层的部分形成牺牲间隙壁；分别在该第一纳米片沟道层的该暴露部分及该第二纳米片沟道层的该暴露部分上外延生长由半导体材料构成的第一区段及第二区段，以收窄垂直隔开该第一纳米片沟道层与该第二纳米片沟道层的间隔；移除该牺牲间隙壁以在由该半导体材料构成的该第一区段及该第二区段与该牺牲层之间形成腔体；以及在该腔体中共形沉积介电间隙壁。

【技术特征摘要】
2017.08.18 US 15/680,4671.一种形成场效应晶体管的方法，该方法包括：形成第一本体特征，该第一本体特征包括第一纳米片沟道层、第二纳米片沟道层、以及垂直设于该第一纳米片沟道层与该第二纳米片沟道层之间的牺牲层；在该第一本体特征的侧壁处相对于该第一纳米片沟道层及该第二纳米片沟道层而横向凹入该牺牲层，以暴露该第一纳米片沟道层的部分及该第二纳米片沟道层的部分；在该第一本体特征的该侧壁处通过氧化该牺牲层的部分形成牺牲间隙壁；分别在该第一纳米片沟道层的该暴露部分及该第二纳米片沟道层的该暴露部分上外延生长由半导体材料构成的第一区段及第二区段，以收窄垂直隔开该第一纳米片沟道层与该第二纳米片沟道层的间隔；移除该牺牲间隙壁以在由该半导体材料构成的该第一区段及该第二区段与该牺牲层之间形成腔体；以及在该腔体中共形沉积介电间隙壁。2.如权利要求1所述的方法，其中，在横向凹入该牺牲层以后，形成该牺牲间隙壁。3.如权利要求1所述的方法，其中，在外延生长由该半导体材料构成的该第一区段及该第二区段以后，移除该牺牲间隙壁。4.如权利要求1所述的方法，其中，在移除该牺牲间隙壁以后，在该腔体中共形形成该介电间隙壁。5.如权利要求1所述的方法，还包括：利用由该半导体材料构成的该第一区段及该第二区段作为相应的生长晶种来外延生长源/漏区。6.如权利要求5所述的方法，还包括：在外延生长该源/漏区以后，相对于由该半导体材料构成的该第一区段及该第二区段而选择性移除该牺牲层，其中，当移除该牺牲层时，该介电间隙壁保护该源/漏区。7.如权利要求1所述的方法，还包括：在外延生长由该半导体材料构成的该第一区段及该第二区段之前，等离子体掺杂该第一纳米片沟道层及该第二纳米片沟道层的该相应部分，使表面层包括掺杂物浓度。8.如权利要求1所述的方法，其中，由该半导体材料构成的该第一区段及该第二区段分别含有掺杂物浓度，且还包括：退火以使该掺杂物扩散至该第一纳米片沟道层及该第二纳米片沟道层的该相应暴露部分中，从而形成相应的延伸区。9.如权利要求1所述的方法，其中，相对于该第一纳米片沟道层及该第二纳米片沟道层而选择性氧化该牺牲层的该部分。10.如权利要求1所述的方法，其中，该牺牲间隙壁垂直设于该第一纳米片沟道层与该第二纳米片沟道层之间。11...

【专利技术属性】
技术研发人员：朱利安·弗罗吉尔，谢瑞龙，
申请(专利权)人：格芯公司，
类型：发明
国别省市：开曼群岛,KY