A method for measuring clock jitter, a clock jitter measuring circuit and a semiconductor device are provided. The clock jitter measurement circuit includes: an internal signal generator configured to generate a single pulse signal and an internal clock signal synchronized with the input clock signal received by the clock jitter measurement circuit; a plurality of edge delay units connected in series with each other and configured to generate a plurality of delay edges corresponding to those obtained by delaying the edges of the internal clock signal, respectively. A plurality of corresponding edge detection signals; a plurality of latch circuits configured to synchronously latch the single pulse signal and the plurality of edge detection signals and output a plurality of sampling signals; and a counting sub-circuit configured to count the number of activated sampling signals in a plurality of sampling signals, and output counting values based on the counting number of activated sampling signals.
【技术实现步骤摘要】
测量时钟抖动的方法、时钟抖动测量电路和半导体装置相关申请的交叉引用本申请要求于2017年8月3日在韩国知识产权局提交的第10-2017-0098523号韩国专利申请以及于2017年11月21日提交的第10-2017-0155811号韩国专利申请的权益，其公开内容通过引用被整体并入本文。
本专利技术构思涉及时钟信号的抖动，并且更具体地涉及测量时钟抖动的电路和方法。
技术介绍
数字电路可以与时钟信号同步操作。例如，数字电路均可以包括多个触发器(flip-flop)，并且多个触发器中的每一个可以响应于时钟信号的边沿而操作。另外，与时钟信号同步操作的功能块可以具有不同的工作频率，因此可以生成具有各种频率的多个时钟信号。时钟信号旨在是周期性的，但是由于各种因素，通常时钟信号将偏离真正的周期性，并且该偏差被称为“抖动”，或者更具体地在时钟信号的情况下为“时钟抖动”。由于考虑到时钟信号中的抖动量而由设计人员进行的设计，功能块的性能受到时钟信号的抖动的限制。由于半导体制造工艺的变化，时钟信号中的抖动量在裸芯片(die)之间或裸芯片内可能是变化的，并且可能随着数字电路的温度或施加到...
【技术保护点】
1.一种时钟抖动测量电路，所述时钟抖动测量电路包括：内部信号发生器，所述内部信号发生器被配置为生成单脉冲信号和内部时钟信号，所述单脉冲信号和所述内部时钟信号两者都与由所述内部信号发生器接收的输入时钟信号同步；多个边沿延迟单元，所述多个边沿延迟单元被配置为生成多个边沿检测信号，所述多个边沿检测信号分别与通过延迟所述内部时钟信号的边沿而获得的多个延迟边沿相对应，所述多个边沿延迟单元彼此串联连接；多个锁存电路，所述多个锁存电路被配置为将所述单脉冲信号与所述多个边沿检测信号同步地锁存，以输出多个采样信号；以及计数子电路，所述计数子电路被配置为对所述多个采样信号中的激活的采样信号的数...
【技术特征摘要】
2017.08.03 KR 10-2017-0098523;2017.11.21 KR 10-2011.一种时钟抖动测量电路，所述时钟抖动测量电路包括：内部信号发生器，所述内部信号发生器被配置为生成单脉冲信号和内部时钟信号，所述单脉冲信号和所述内部时钟信号两者都与由所述内部信号发生器接收的输入时钟信号同步；多个边沿延迟单元，所述多个边沿延迟单元被配置为生成多个边沿检测信号，所述多个边沿检测信号分别与通过延迟所述内部时钟信号的边沿而获得的多个延迟边沿相对应，所述多个边沿延迟单元彼此串联连接；多个锁存电路，所述多个锁存电路被配置为将所述单脉冲信号与所述多个边沿检测信号同步地锁存，以输出多个采样信号；以及计数子电路，所述计数子电路被配置为对所述多个采样信号中的激活的采样信号的数目进行计数，并且基于激活的采样信号的计数数目来输出计数值。2.根据权利要求1所述的时钟抖动测量电路，其中，所述多个边沿延迟单元均包括：边沿检测器，所述边沿检测器被配置为根据输入信号的上升沿或下降沿生成边沿检测信号，所述边沿检测信号在特定间隔期间被激活；以及延迟单元，所述延迟单元被配置为延迟所述边沿检测信号，从而生成输出信号。3.根据权利要求2所述的时钟抖动测量电路，其中，所述边沿检测器包括触发器，并且所述触发器包括：时钟端子，所述时钟端子被配置为接收所述输入信号；数据端子，所述数据端子被配置为接收逻辑高电平；输出端子，所述输出端子被配置为输出所述边沿检测信号；以及复位端子，所述复位端子连接到所述输出端子。4.根据权利要求1所述的时钟抖动测量电路，其中，所述内部信号发生器包括周期信号发生器，所述周期信号发生器被配置为生成具有与所述输入时钟信号的周期成比例的有效脉宽的所述单脉冲信号，由所述计数子电路对所述激活的采样信号的计数数目与所述输入时钟信号的周期成比例。5.根据权利要求4所述的时钟抖动测量电路，所述时钟抖动测量电路还包括：第一寄存器和第二寄存器；第一比较器，所述第一比较器被配置为将所述计数值与存储在所述第一寄存器中的值进行比较；第二比较器，所述第二比较器被配置为将所述计数值与存储在所述第二寄存器中的值进行比较，其中：所述第一寄存器根据所述第一比较器的输出信号进行更新，并且存储由所述计数子电路在特定间隔期间计数的值中的最大值，所述第二寄存器根据所述第二比较器的输出信号进行更新，并且存储由所述计数子电路在所述特定间隔期间计数的所述值中的最小值，所述最大值与所述最小值之间的差与所述输入时钟信号的抖动成比例。6.根据权利要求1所述的时钟抖动测量电路，其中：所述内部信号发生器包括占空信号发生器，所述占空信号发生器被配置为生成具有与所述输入时钟信号的正脉宽或负脉宽成比例的有效脉宽的所述单脉冲信号，由所述计数子电路对所述激活的采样信号的计数数目与所述多个边沿延迟单元的数目的比例，与所述输入时钟信号的占空比成比例。7.根据权利要求1所述的时钟抖动测量电路，其中，所述内部信号发生器包括分频器，所述分频器被配置为通过对所述输入时钟信号的频率进行分频来生成所述内部时钟信号。8.根据权利要求1所述的时钟抖动测量电路，其中：所述多个锁存电路均包括触发器，所述触发器包括：时钟端子，所述时钟端子被配置为接收所述多个边沿检测信号中的一个；数据端子，所述数据端子被配置为接收所述单脉冲信号；以及输出端子，所述输出端子被配置为输出所述多个采样信号中的一个。9.根据权利要求1所述的时钟抖动测量电路，其中：所述多个锁存电路均包括触发器和或门，所述或门包括第一输入端子和第二输入端子，所述单脉冲信号被输入到所述或门的所述第一输入端子，所述触发器包括：时钟端子，所述时钟端子连接到所述或门的所述第二输入端子，并且被配置为接收所述多个边沿检测信号中的一个；数据端子，所述数据端子被配置为接收所述或门的输出信号；以及输出端子，所述输出端子被配置为输出所述多个采样信号中的一个。10.根据权利要求1所述的时钟抖动测量电路，其中：所述多个锁存电路被配置为接收用于将所述多个采样信号去激活的复位信号，所述内部信号发生器被配置为生成被激活的并且然后在所述单脉冲信号被激活之前被去激活的复位信号。11.根据权利要求1所述的时钟抖动测量电路，其中：所述多个边沿延迟单元包括2N个边沿延迟单元，其中N为大于1的整数，并且所述多个锁存电路包括2N个锁存电路，所述多个采样信号包括2N个信号，所述计数子电路被配置为对所述多个采样信号中的所述激活的采样信号进行计数，并且基于激活的采样信号的计数数目来生成N位的输出信号。12.根据权利要求1所述的时钟抖...
【专利技术属性】
技术研发人员：秋康烨，金炫益，金友石，金重虎，金志炫，金泰翼，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。