阵列基板及其制备方法、显示装置制造方法及图纸

本发明专利技术提供一种阵列基板及其制备方法、显示装置。阵列基板包括在基底上叠设的第一电极、第一绝缘层、有源层和第二电极，所述有源层分别与所述第一电极和第二电极连接，所述第一绝缘层设置有侧壁，所述有源层中设置在所述侧壁上的沟道部作为导电沟道。本发明专利技术通过在第一绝缘层构造的侧壁上形成导电沟道，突破了现有技术极限，有效减小了沟道长度，甚至有可能将沟道长度减小一个数量级，进而最大限度地减小了沟道电阻，提升了开态电流，降低了功耗，大幅度提升了产品性能。

Array Substrate and Its Preparation Method and Display Device

The invention provides an array substrate, a preparation method and a display device thereof. The array substrate comprises a first electrode, a first insulating layer, an active layer and a second electrode superimposed on the substrate, which are connected with the first electrode and the second electrode, respectively. The first insulating layer is provided with a side wall, and the channel part on the side wall is provided as a conductive channel in the active layer. By forming a conductive channel on the side wall of the first insulating layer structure, the invention breaks through the existing technical limit, effectively reduces the channel length, and may even reduce the channel length by an order of magnitude, thereby minimizing the channel resistance, increasing the open current, reducing power consumption and greatly improving the product performance.

【技术实现步骤摘要】
阵列基板及其制备方法、显示装置
本专利技术涉及显示
，具体涉及一种阵列基板及其制备方法、显示装置。
技术介绍
近年来，显示技术得到快速发展，薄膜晶体管(ThinFilmTransistor，TFT)技术由原来的非晶硅(a-Si)薄膜晶体管发展到金属氧化物(Oxide)薄膜晶体管。氧化物有源层的载流子迁移率是非晶硅有源层的20～30倍，具有迁移率大、开态电流高、开关特性更优、均匀性更好的特点，可以大大提高薄膜晶体管的特性，提高像素的响应速度，实现更快的刷新率，可以适用于需要快速响应和较大电流的应用。目前，氧化物薄膜晶体管主要有两大类：底栅型薄膜晶体管和顶栅型薄膜晶体管，底栅型薄膜晶体管包括刻蚀阻挡ESL型和背沟道刻蚀BCE型等，其特点是源电极和漏电极分别覆盖在氧化物有源层的两侧，源电极与漏电极之间形成沟道。顶栅型薄膜晶体管的结构特点是，源电极和漏电极分别通过过孔与氧化物有源层连接，由于顶栅薄膜晶体管中栅电极与源漏电极之间不存在交叠区域，因此具有较小的寄生电容，较小的电路延迟和较高的开关速度，同时制作工艺简单。因此，顶栅型薄膜晶体管在高分辨率显示装置中得到广泛应用。但实际应用表明，底栅型和顶栅型薄膜晶体管均存在沟道(channel)长度较大的缺陷。因此，如何减小薄膜晶体管的沟道长度，是本领域亟待解决的技术问题。
技术实现思路
本专利技术实施例所要解决的技术问题是，提供一种阵列基板及其制备方法、显示装置，以解决现有薄膜晶体管存在的沟道长度较大的缺陷。为了解决上述技术问题，本专利技术实施例还提供了一种阵列基板，包括：在基底上叠设的第一电极、第一绝缘层、有源层和第二电极，所述有源层分别与所述第一电极和第二电极连接，所述第一绝缘层设置有侧壁，所述有源层中设置在所述侧壁上的沟道部作为导电沟道。可选地，所述第一绝缘层覆盖所述第一电极，所述第一绝缘层上开设有暴露出至少部分所述第一电极的凹槽，凹槽侧壁形成所述侧壁；所述有源层包括设置在所述凹槽内的U形部和设置在所述凹槽外的导体化部，所述U形部包括位于凹槽底部且与所述第一电极连接的连接部和位于所述凹槽侧壁上作为导电沟道的沟道部；或者，所述第一绝缘层设置在所述第一电极上，所述第一绝缘层为暴露出至少部分所述第一电极的凸起，凸起侧壁形成所述侧壁；所述有源层包括设置在所述凸起上的倒U形部和设置在所述第一电极上的连接部，所述倒U形部包括位于凸起顶部的导体化部和位于所述凸起侧壁上作为导电沟道的沟道部。可选地，所述凹槽或凸起为棱台状、圆台状或柱状，在平行于所述基底的平面上，所述凹槽或凸起的截面形状为正方形、矩形、圆形或椭圆形，在垂直于所述基底平面上，所述凹槽或凸起的截面形状为梯形或矩形。可选地，所述第一绝缘层的厚度h为0.4μm～4μm，所述沟道部的长度为h～2h；所述沟道部为并联的第一沟道部和第二沟道部，或者，所述沟道部为一体的环形沟道部。可选地，所述第一电极包括同时作为下遮光层的源电极，所述第二电极包括像素电极，或者，所述第一电极包括像素电极，所述第二电极包括同时作为上遮光层的源电极。可选地，所述阵列基板还包括第二绝缘层、栅电极和第三绝缘层，所述第二绝缘层设置在所述有源层上，所述栅电极设置在至少部分所述第二绝缘层上，所述第三绝缘层覆盖所述栅电极，其上开设有暴露出所述有源层的导体化部的过孔，所述第二电极设置在所述第三绝缘层上，通过所述过孔与有源层的导体化部连接；所述有源层包括氧化物半导体有源层，所述导体化部是由氧化物半导体材料经导体化处理后形成的。本专利技术实施例还提供了一种显示装置，包括前述的阵列基板。为了解决上述技术问题，本专利技术实施例还提供了一种阵列基板的制备方法，包括：在基底上形成第一电极和具有侧壁的第一绝缘层；形成有源层，所述有源层与所述第一电极连接，所述有源层中设置在所述侧壁上的沟道部作为导电沟道；形成第二电极，所述第二电极与所述有源层连接。可选地，在基底上形成第一电极和具有侧壁的第一绝缘层，包括：在基底上形成第一电极；形成覆盖所述第一电极的第一绝缘层，所述第一绝缘层上开设有暴露出至少部分所述第一电极的凹槽，凹槽侧壁形成所述侧壁；或者，在基底上形成第一电极；在所述第一电极上形成第一绝缘层，所述第一绝缘层为暴露出至少部分所述第一电极的凸起，凸起侧壁形成所述侧壁。可选地，所述凹槽或凸起为棱台状、圆台状或柱状，在平行于所述基底的平面上，所述凹槽或凸起的截面形状为正方形、矩形、圆形或椭圆形，在垂直于所述基底平面上，所述凹槽或凸起的截面形状为梯形或矩形。可选地，所形成的有源层包括设置在所述凹槽内的U形部和设置在所述凹槽外的外延部，所述U形部包括位于凹槽底部且与所述第一电极连接的连接部和位于所述凹槽侧壁上作为导电沟道的沟道部；或者，所形成的有源层包括设置在所述凸起上的倒U形部和设置在所述第一电极上的连接部，所述倒U形部包括位于凸起顶部的内延部和位于所述凸起侧壁上作为导电沟道的沟道部。可选地，形成第二电极，包括：在所述有源层的U形部上形成第二绝缘层和设置在至少部分所述第二绝缘层上的栅电极；形成覆盖所述栅电极的第三绝缘层，其上开设有暴露出所述有源层的外延部的过孔；在所述第三绝缘层上形成第二电极，所述第二电极通过所述过孔与所述有源层的外延部连接；或者，形成覆盖所述有源层的第二绝缘层和设置在所述第二绝缘层上的栅电极；形成覆盖所述栅电极的第三绝缘层，其上开设有暴露出所述有源层的内延部的过孔；在所述第三绝缘层上形成第二电极，所述第二电极通过所述过孔与所述有源层的内延部连接。可选地，所述有源层包括氧化物半导体有源层，形成覆盖所述栅电极的第三绝缘层之前，还包括：对所述有源层的外延部进行导体化处理，形成导体化部；使得所述第三绝缘层上形成的过孔暴露出所述导体化部，所述第二电极通过所述过孔与所述导体化部连接；或者，所述有源层包括氧化物半导体有源层，在所述第三绝缘层上形成第二电极之前，还包括：对所述有源层的内延部进行导体化处理，形成导体化部；使得所形成的第二电极通过所述过孔与所述导体化部连接。可选地，所述第一绝缘层的厚度h为0.4μm～4μm，所述沟道部的长度为h～2h；所述沟道部为并联的第一沟道部和第二沟道部，或者，所述沟道部为一体的环形沟道部。可选地，所述第一电极包括同时作为下遮光层的源电极，所述第二电极包括像素电极，或者，所述第一电极包括像素电极，所述第二电极包括同时作为上遮光层的源电极。本专利技术实施例所提供的阵列基板，通过在第一绝缘层构造的侧壁上形成导电沟道，突破了现有技术极限，有效减小了沟道长度，甚至有可能将沟道长度减小一个数量级，进而最大限度地减小了沟道电阻，提升了开态电流，降低了功耗，大幅度提升了产品性能。本专利技术实施例通过将第一电极、第一绝缘层、有源层和第二电极设置成层叠结构，使得所形成的薄膜晶体管占用面积小，提高了开口率。本专利技术实施例所提供的阵列基板的制备方法，仅需要6次构图工艺即可制备，减少了构图工艺次数，提高了生产效率，降低了生产成本，具有良好的应用前景。当然，实施本专利技术的任一产品或方法并不一定需要同时达到以上所述的所有优点。本专利技术的其它特征和优点将在随后的说明书实施例中阐述，并且，部分地从说明书实施例中变得显而易见，或者通过实施本专利技术而了解。本专利技术实施例的目的和其他优点可通过在说明书、权利要本文档来自技高网...

【技术保护点】
1.一种阵列基板，其特征在于，包括：在基底上叠设的第一电极、第一绝缘层、有源层和第二电极，所述有源层分别与所述第一电极和第二电极连接，所述第一绝缘层设置有侧壁，所述有源层中设置在所述侧壁上的沟道部作为导电沟道。

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：在基底上叠设的第一电极、第一绝缘层、有源层和第二电极，所述有源层分别与所述第一电极和第二电极连接，所述第一绝缘层设置有侧壁，所述有源层中设置在所述侧壁上的沟道部作为导电沟道。2.根据权利要求1所述的阵列基板，其特征在于，所述第一绝缘层覆盖所述第一电极，所述第一绝缘层上开设有暴露出至少部分所述第一电极的凹槽，凹槽侧壁形成所述侧壁；所述有源层包括设置在所述凹槽内的U形部和设置在所述凹槽外的导体化部，所述U形部包括位于凹槽底部且与所述第一电极连接的连接部和位于所述凹槽侧壁上作为导电沟道的沟道部；或者，所述第一绝缘层设置在所述第一电极上，所述第一绝缘层为暴露出至少部分所述第一电极的凸起，凸起侧壁形成所述侧壁；所述有源层包括设置在所述凸起上的倒U形部和设置在所述第一电极上的连接部，所述倒U形部包括位于凸起顶部的导体化部和位于所述凸起侧壁上作为导电沟道的沟道部。3.根据权利要求2所述的阵列基板，其特征在于，所述凹槽或凸起为棱台状、圆台状或柱状，在平行于所述基底的平面上，所述凹槽或凸起的截面形状为正方形、矩形、圆形或椭圆形，在垂直于所述基底平面上，所述凹槽或凸起的截面形状为梯形或矩形。4.根据权利要求1～3任一所述的阵列基板，其特征在于，所述第一绝缘层的厚度h为0.4μm～4μm，所述沟道部的长度为h～2h；所述沟道部为并联的第一沟道部和第二沟道部，或者，所述沟道部为一体的环形沟道部。5.根据权利要求1～3任一所述的阵列基板，其特征在于，所述第一电极包括同时作为下遮光层的源电极，所述第二电极包括像素电极，或者，所述第一电极包括像素电极，所述第二电极包括同时作为上遮光层的源电极。6.根据权利要求1～3任一所述的阵列基板，其特征在于，所述阵列基板还包括第二绝缘层、栅电极和第三绝缘层，所述第二绝缘层设置在所述有源层上，所述栅电极设置在至少部分所述第二绝缘层上，所述第三绝缘层覆盖所述栅电极，其上开设有暴露出所述有源层的导体化部的过孔，所述第二电极设置在所述第三绝缘层上，通过所述过孔与有源层的导体化部连接；所述有源层包括氧化物半导体有源层，所述导体化部是由氧化物半导体材料经导体化处理后形成的。7.一种显示装置，其特征在于，包括如权利要求1～6任一所述的阵列基板。8.一种阵列基板的制备方法，其特征在于，包括：在基底上形成第一电极和具有侧壁的第一绝缘层；形成有源层，所述有源层与所述第一电极连接，所述有源层中设置在所述侧壁上的沟道部作为导电沟道；形成第二电极，所述第二电极与所述有源层连接。9.根据权利要求8所述的制备方法，其特征在于，在基底上形成第一电极和具有侧壁的第一绝缘层，包括：在基底上形成第一电...

【专利技术属性】
技术研发人员：操彬彬，叶成枝，栗芳芳，安晖，李恒滨，
申请(专利权)人：合肥鑫晟光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：安徽,34