槽底肖特基接触SiC MOSFET器件制造技术

技术编号:20163004 阅读:68 留言:0更新日期:2019-01-19 00:15
本发明专利技术提供一种槽底肖特基接触SiC MOSFET器件,包括:N型衬底、N型外延层、P‑body区、P+接触区、N+接触区、氧化层、栅极、肖特基接触电极、P‑shield区、源极、漏极,本发明专利技术可以提升SiC MOSFET第三象限性能,实现了低的反向开启电压和导通损耗且避免双极退化问题,器件关断时槽底P‑shield区既可以屏蔽槽栅倒角处的电场,又可以保护槽底集成的肖特基界面,有效抑制这两处电场过大的现象,提高了器件整体电学特性和可靠性,相比传统结构沟道夹断,该器件相邻元胞的P‑shield区之间还形成了JFET夹断,肖特基接触电极也可以提供辅助耗尽,因此该结构具有更好的短路能力。

【技术实现步骤摘要】
槽底肖特基接触SiCMOSFET器件
本专利技术属于电子科学与
,主要涉及到功率半导体器件技术,具体的说是涉及槽底肖特基接触SiCMOSFET器件。
技术介绍
宽禁带半导体材料SiC是制备高压电力电子器件绝佳的理想材料,相对于Si材料,SiC材料具有击穿电场强度高(4×106V/cm)、载流子饱和漂移速度高(2×107cm/s)、热导率高(490W/Mk)、热稳定性好等优点,因此特别适合用于大功率、高压、高温和抗辐射电子器件。MOSFET是SiC功率器件中使用最为广泛的一种器件结构,相对于双极型的器件,由于SiCMOSFET没有电荷存储效应,所以其有更低的开关损耗和更高的频率特性。由于当前SiC材料与栅氧介质较差的界面态导致了过低的沟道迁移率,使得平面栅型MOSFET导通特性和理论极限相比还有较大的距离。而槽栅MOSFET结构因其无JFET区域,且提高了沟道密度,使得其正向导通能力显著提升。近年来随着SiCMOSFET优势逐渐被业界认可,其工艺制备能力不断优化,器件设计能力不断提升,SiCMOSFET正向阻断和导通能力得到了大幅提升。随着业界对新一代电力电子系统在功率密度和效率本文档来自技高网...

【技术保护点】
1.一种槽底肖特基接触SiC MOSFET器件,其特征在于,包括:N型衬底(12)、位于N型衬底(12)上方的N型外延层(10)、位于N型外延层(10)上方的P‑body区(20)、位于P‑body区(20)上方区的P+接触区(21)和N+接触区(11)、位于P‑body区(20)之间的氧化层(4)和栅极(3)、位于栅极(3)下方的肖特基接触电极(53),且肖特基接触电极(53)与栅极(3)之间填充有氧化层(4),肖特基接触电极(53)与N型外延层(10)形成肖特基接触,位于肖特基接触电极(53)下方的P‑shield区(22),位于P+接触区(21)和N+接触区(11)上方的源极(51),且...

【技术特征摘要】
1.一种槽底肖特基接触SiCMOSFET器件,其特征在于,包括:N型衬底(12)、位于N型衬底(12)上方的N型外延层(10)、位于N型外延层(10)上方的P-body区(20)、位于P-body区(20)上方区的P+接触区(21)和N+接触区(11)、位于P-body区(20)之间的氧化层(4)和栅极(3)、位于栅极(3)下方的肖特基接触电极(53),且肖特基接触电极(53)与栅极(3)之间填充有氧化层(4),肖特基接触电极(53)与N型外延层(10)形成肖特基接触,位于肖特基接触电极(53)下方的P-shield区(22),位于P+接触区(21)和N+接触区(11)上方的源极(51),且源极(51)同时与P+接触区(21)和N+接触区(11)都形成欧姆接触,位于N型衬底(12)下方的漏极(52),且漏极(52)与N型衬底(12)形成欧姆接触,源极(51)与肖特基接触电极(53)通过版图方式连接,使得二者电位相等。2.根据权利要求1所述的槽底肖特基接触SiCMOSFET器件,其特征在于:栅极(3)分裂为两个侧栅,且侧栅中间填充有氧化层(4)。3.根据权利要求1所述的槽底肖特基接触SiCMOSFET器件,其特征在于:栅极(3)分裂为两个侧栅,侧栅中间填充有金属使得源极(51)与肖特基接触电极(53)连成为同一个区域,该区域为金属电极(54),金属电极(54)与栅极(3)之间填充有氧化层(4...

【专利技术属性】
技术研发人员:李轩肖家木邓小川张波
申请(专利权)人:电子科技大学
类型:发明
国别省市:四川,51

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1