用于减少阈值移位的氮化硅工艺制造技术

半导体装置(100)具有衬底(102)，所述衬底(102)具有半导体材料(104)。所述半导体装置(100)在所述半导体材料(104)中及在所述半导体材料上包含场效应晶体管(106)。所述场效应晶体管(106)具有位于所述半导体装置(100)的所述半导体材料(104)之上的栅极电介质层(110)，以及位于所述栅极电介质层(110)之上的栅极(112)。所述栅极电介质层(110)包含紧挨在用于沟道(114)的区之上且在所述栅极(112)下方的一层富氮氮化硅(120)。

Silicon Nitride Process for Reducing Threshold Shift

The semiconductor device (100) has a substrate (102) having a semiconductor material (104). The semiconductor device (100) includes a field effect transistor (106) in the semiconductor material (104) and on the semiconductor material. The field effect transistor (106) has a gate dielectric layer (110) above the semiconductor material (104) of the semiconductor device (100) and a gate (112) above the gate dielectric layer (110). The gate dielectric layer (110) comprises a layer of silicon nitride rich (120) immediately above the area used for channel (114) and below the gate (112).

【技术实现步骤摘要】
【国外来华专利技术】用于减少阈值移位的氮化硅工艺
本专利技术大体上涉及半导体装置，且更具体地说，涉及半导体装置中的场效晶体管。
技术介绍
场效晶体管(FET)通过将电位施加到晶体管的栅极来操作，将电位施加到晶体管的栅极改变了晶体管的沟道中的电荷载流子的密度。晶体管的阈值电位可理解为晶体管从断开状态(其中最小电流流经沟道)改变为接通状态(其中预定义的电流流经沟道)的栅极电位。晶体管的可靠操作取决于阈值电位，其在晶体管的使用寿命期间保持恒定。电荷趋向于累积在栅极电介质层中的栅极与沟道之间，且因此通过使阈值电位偏移而不利地影响可靠性。电荷累积在包含氮化硅的栅极电介质层中特别成问题。
技术实现思路
一种半导体装置包含FET，其具有位于所述半导体装置的半导体区上方的栅极电介质层，以及位于所述栅极电介质层上方的栅极。所述栅极电介质层包含紧挨在所述半导体区上方以及在栅极下方的一层富氮氮化硅。附图说明图1是实例半导体装置的横截面。图2A到图2E是图1的半导体装置的横截面，描绘实例形成方法的阶段。图3是用于形成包含FET的半导体装置的实例方法的流程图。图4A和图4B是图1的半导体装置的横截面，描绘富N层的另一实例形成方法的阶段。具体实施方式图式未按比例绘制。可在无具体细节中的一或多个的情况下或通过其它方法实践实例实施例。在本说明书中，一些动作可与其它动作或事件以不同次序和/或同时发生。此外，实施根据本说明书的方法不需要所有所说明的动作或事件。一种半导体装置包含FET，其具有位于半导体装置的半导体区中的沟道的区上方的栅极电介质层，以及位于所述栅极电介质层上方的栅极。沟道是栅极下方的半导体区中的反型层。如果FET是增强模式装置，那么当半导体装置不供电且不在操作时，沟道通常不存在。如果FET是耗尽模式装置，那么当半导体装置不供电且不在操作时，沟道通常存在。出于改进本说明书的可读性的目的，沟道的区在下文将被称作沟道，即使在其中半导体装置不供电且不在操作的情况下也是如此。对于正描述的特定半导体装置，仅在半导体装置正在操作时，沟道才可存在。沟道可以第III-V族半导体材料(例如氮化镓)或氮化镓与氮化铝的合金半导体材料形成。栅极电介质层包含位于紧挨在沟道上方以及在栅极下方的一层富氮氮化硅。栅极电介质层还可包含所述层富氮氮化硅上方的一层富硅氮化硅，且栅极电介质层位于栅极下方。图1是实例半导体装置100的横截面。半导体装置100在具有半导体区104的衬底102上形成。半导体装置100包含FET106。半导体区104可包含第III-V族半导体材料(例如氮化镓)或氮化镓与氮化铝的合金半导体材料。例如其它第III-V族半导体、第II-VI族半导体或可能第IV族半导体等其它半导体材料在此实例的范围内。在此实例的其中半导体区104包含第III-V族半导体材料的版本中，任选的应激子层108包括可形成于半导体区104之上的第III-V族材料的一或多个子层。应激子层108可用于感应半导体区104中的压电应力，且潜在地为了其它目的，例如提供半导体区104中的二维电子气与栅极112之间的隔离。如果存在，那么任选的应激子层108可为衬底102的一部分。类似地，如果存在，衬底102上的任何原生氧化物层可形成到衬底102上。FET106可为耗尽模式装置或增强模式装置。FET106包含安置在衬底102之上的栅极电介质层110。栅极112安置在栅极电介质层110之上。沟道114位于半导体区104中，在栅极电介质层110下方。隔离电介质层116可安置在衬底102之上，在沟道114之外；隔离电介质层116的横向边界可限定沟道114的横向区域。栅极电介质层110和栅极112可部分地在隔离电介质层116上方延伸，在漏极侧上比在源极侧上延伸得远，如图1中所描绘，以充当邻近于沟道114的场板。互连电介质层118可安置在栅极112之上，以将栅极112与半导体装置100的其它互连件(例如源极和漏极触点)隔离。在此实例中，栅极电介质层110包含氮化硅富氮层120，本文之后称作富N层120，其在沟道114上方的区域中紧挨在衬底102上方安置。氮化硅层的硅与氮原子比可由折射率表征。可在630纳米到635纳米的波长下测量折射率。在小于1％的裕度内，化学计量氮化硅可具有约0.75的实例硅与氮原子比。富N层120可具有比化学计量氮化硅材料的折射率小0.015到0.030的折射率。此富N层120已显示为对减少电荷累积有效。富N层120可为5纳米到20纳米厚，其已显示为对减少电荷累积有效的厚度。富N层120的以原子分数表达的氢含量可小于10％，其可有利地进一步减少电荷累积。栅极电介质层110可进一步包含安置在富N层120之上的任选的氮化硅富硅层122，下文称为富Si层122。富Si层122可具有比化学计量氮化硅材料的折射率大0.025到0.040的折射率。富Si层122的厚度可为5纳米到20纳米，其已显示为当安置在富N层120之上时对进一步减少电荷累积有效的厚度。富Si层122的氢含量也可小于10％。栅极电介质层110可进一步包含安置在富N层120之上以及富Si层122(如果存在)之上的任选的阈值调整电介质层124，以为FET106提供所要阈值电位。阈值调整电介质层124可包含化学计量氮化硅，或二氧化硅，或其它电介质材料。FET106包含位于沟道114的相对端上的源极和漏极区(图1中未图示)。半导体装置100包含通过互连电介质层118的互连件，例如金属触点和金属线，以提供到栅极112以及源极和漏极区的电连接。图2A到图2E是图1的半导体装置的横截面，描绘实例形成方法的阶段。参看图2A，在形成栅极电介质层110之前，隔离电介质层116形成于衬底102之上。举例来说，举例来说，可通过在衬底102上方形成一层二氧化硅，且接着在二氧化硅层上方形成隔离掩模以使图1的沟道114得区域中的二氧化硅层暴露，来形成隔离电介质层116。在通过隔离掩模暴露的区域中蚀刻二氧化硅层，且随后去除隔离掩模。将半导体装置100放入第一低压化学气相沉积(LPCVD)腔室126中，其可能具有多个类似衬底。将半导体装置100加热到600℃到740℃的温度。使用第一二氯硅烷(DCS)流量控制器128使二氯硅烷以10标准立方厘米/分钟(sccm)到80sccm的流动速率流动到第一LPCVD腔室126。使用第一氨(NH3)流量控制器130使氨以二氯硅烷的流动速率的6到12倍的流动速率流动到第一LPCVD腔室126。第一LPCVD腔室126中的压力维持在100毫托到500毫托。此实例中描述的二氯硅烷和氨的流动速率适用于在一批60个晶片到150个晶片中运行的200毫米衬底。对于其它大小的衬底和分批负载，流动速率可变化，而二氯硅烷与氨流动速率的比维持。二氯硅烷和氨在半导体装置100上发生反应，以形成富N层120。二氯硅烷和氨的流动可持续预定时间以达到所要厚度的富N层120，滞后流动停止。或者，可监视富N层120的厚度，以确定停止流动的适当时间。富N层120的形成的工艺控制的其它方法在此实例的范围内。在此实例的一个版本中，富N层120可维持在大体上不含氧化反应剂(例如氧或氧化亚氮)的低压环境中，以防止富N层120的顶部表面的氧化。参看图2B，将半导体装置100放本文档来自技高网...

【技术保护点】
1.一种半导体装置，其包括：衬底，其包括半导体材料；以及场效应晶体管FET，其包括：安置在所述衬底之上的栅极电介质层，所述栅极电介质层包括富氮氮化硅层以及安置在所述富氮氮化硅层之上的氮化硅层；以及安置在所述栅极电介质层之上的栅极。

【技术特征摘要】
【国外来华专利技术】2016.06.23 US 15/191,5001.一种半导体装置，其包括：衬底，其包括半导体材料；以及场效应晶体管FET，其包括：安置在所述衬底之上的栅极电介质层，所述栅极电介质层包括富氮氮化硅层以及安置在所述富氮氮化硅层之上的氮化硅层；以及安置在所述栅极电介质层之上的栅极。2.根据权利要求1所述的半导体装置，其中所述富氮氮化硅层的厚度为5纳米到20纳米。3.根据权利要求1所述的半导体装置，其中所述富氮氮化硅层具有比化学计量氮化硅材料的折射率小0.015到0.030的折射率，其中在630纳米到635纳米的波长下确定所述折射率。4.根据权利要求1所述的半导体装置，其中所述氮化硅层包括位于所述富氮氮化硅层上的富硅氮化硅层。5.根据权利要求4所述的半导体装置，其中所述富氮氮化硅层的厚度为5纳米到20纳米。6.根据权利要求4所述的半导体装置，其中所述富硅氮化硅层具有比化学计量氮化硅材料的折射率大0.025到0.040的折射率，其中在630纳米到635纳米的波长下确定所述折射率。7.根据权利要求1所述的半导体装置，其中所述氮化硅层包括位于所述富氮氮化硅层上的化学计量氮化硅层，其中所述化学计量氮化硅层具有约0.75的硅与氮原子比。8.根据权利要求1所述的半导体装置，其中所述富氮氮化硅层具有原子分数小于10％的氢含量。9.根据权利要求1所述的半导体装置，其中所述半导体材料包括第III-V族半导体材料。10.根据权利要求9所述的半导体装置，其中所述第III-V族半导体材料包括镓和氮。11.一种方法，其包括：提供半导体装置的衬底，所述衬底包括半导体材料；在所述衬底之上，在用于FET的区域中形成富氮氮化硅层；在所述富氮氮化硅层之上形成氮化硅层；以及在所述氮化硅层之上形成所述FET的栅极。12.根据权利要求11所述的方法，其中使用二氯硅烷和氨，在第一LPCVD腔室中，通过低压化学气相沉积LPCVD工艺形成所述富氮氮化硅层。13.根据权利要求12所述的方法，其中在所述富氮氮化硅层的形成期间，使所述氨以所述二氯硅烷的流动速率的6到12倍的流动速率流动到所述第一LPCVD腔室中。14.根据权利要求12所述的方法，其中所述第一LPCVD腔室中的所述衬底的温度在所述富氮氮化硅层的形成期间为600℃到740℃。15.根据权利要求11所述的方法，其中所述...

【专利技术属性】
技术研发人员：N·S·德拉斯，N·蒂皮尔内尼，李东习，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：美国,US