避免芯片封装打线时导致金属介质层断裂的方法技术

本发明专利技术公开了一种避免芯片封装打线时导致金属介质层断裂的方法，包括：1)在金属层M1的介质层IMD1中制作通孔Via1和伪通孔Via1’；2)在介质层IMD1上沉积金属层M，接着在金属层M的介质层IMD2中制作通孔Via2和伪通孔Via2’；3)在介质层IMD2上沉积金属层Mx，接着在金属层Mx的介质层TIMD‑1中制作通孔TVia‑1；4)在介质层TIMD‑1上沉积金属层TM‑1，接着在金属层TM‑1的介质层TIMD中制作通孔Tvia1；5)在介质层TIMD上沉积金属层TM，在金属层TM上沉积钝化层，然后在钝化层上刻蚀焊盘。该方法能够有效地避免芯片封装打线时金属介质层断裂的情形的发生。

【技术实现步骤摘要】
避免芯片封装打线时导致金属介质层断裂的方法
本专利技术涉及芯片封装领域，具体地，涉及一种避免芯片封装打线时导致金属介质层断裂的方法。
技术介绍
在集成电路急速发展的今天，如何提高产品的良率成为芯片制造者研究的重点，但是在封装时造成的芯片损伤也是不能够忽略的，比如：在封装时打线的力会导致内部连线的损坏，最直接有效的方法是减小打线力，但是这样会导致封装外引线不能很好的或者牢固的连接而导致良率降低。
技术实现思路
本专利技术的目的是提供一种避免芯片封装打线时导致金属介质层断裂的方法，该方法在不要求连接金属线长度的情况下能够有效地避免芯片封装打线时金属介质层断裂的情形的发生。为了实现上述目的，本专利技术提供了一种避免芯片封装打线时导致金属介质层断裂的方法，包括：1)在金属层M1的介质层IMD1中制作通孔Via1和伪通孔Via1’；2)在介质层IMD1上沉积金属层M，接着在金属层M的介质层IMD2中制作通孔Via2和伪通孔Via2’；3)在介质层IMD2上沉积金属层Mx，接着在金属层Mx的介质层TIMD-1中制作通孔TVia-1；4)在介质层TIMD-1上沉积金属层TM-1，接着在金属层TM-1的本文档来自技高网...

【技术保护点】
1.一种避免芯片封装打线时导致金属介质层断裂的方法，其特征在于，包括：1)在金属层M1(1)的介质层IMD1中制作通孔Via1(7)和伪通孔Via1’(8)；2)在所述介质层IMD1上沉积金属层M2(2)，接着在所述金属层M2(2)的介质层IMD2中制作通孔Via2(9)和伪通孔Via2’(10)；3)在所述介质层IMD2上沉积金属层Mx(3)，接着在所述金属层Mx(3)的介质层TIMD‑1中制作通孔TVia‑1(11)；4)在所述介质层TIMD‑1上沉积金属层TM‑1(4)，接着在所述金属层TM‑1(4)的介质层TIMD中制作通孔Tvia(12)；5)在所述介质层TIMD上沉积金属层TM(5...

【技术特征摘要】
1.一种避免芯片封装打线时导致金属介质层断裂的方法，其特征在于，包括：1)在金属层M1(1)的介质层IMD1中制作通孔Via1(7)和伪通孔Via1’(8)；2)在所述介质层IMD1上沉积金属层M2(2)，接着在所述金属层M2(2)的介质层IMD2中制作通孔Via2(9)和伪通孔Via2’(10)；3)在所述介质层IMD2上沉积金属层Mx(3)，接着在所述金属层Mx(3)的介质层TIMD-1中制作通孔TVia-1(11)；4)在所述介质层TIMD-1上沉积金属层TM-1(4)，接着在所述金属层TM-1(4)的介质层TIMD中制作通孔Tvia(12)；5)在所述介质层TIMD上沉积金属...

【专利技术属性】
技术研发人员：王晓云，杜正宽，范宇平，
申请(专利权)人：安徽信息工程学院，
类型：发明
国别省市：安徽,34