半导体装置制造方法及图纸

本发明专利技术提供一种半导体装置，其能够抑制构成部件相对于电路图案的接合强度的下降。在半导体装置(10)中，电路图案(12b、12e、12h)在彼此对置的侧面分别形成有保护膜(12b2、12e1、12e4、12h2)，不对形成了这些保护膜(12b2、12e1、12e4、12h2)的侧面以外的面进行电镀处理等。因此，如果将半导体元件(15a、15b、15d)和接触部件(16b、16f)直接经由焊料(18h、18i、18l、18b、18f)接合到电路图案(12b、12e、12h)，则抑制焊料(18h、18i、18l、18b、18f)相对于多个电路图案(12b、12e、12h)的润湿性的下降。

Semiconductor Device

The invention provides a semiconductor device, which can suppress the decrease of the bonding strength of the components relative to the circuit pattern. In the semiconductor device (10), the circuit patterns (12b, 12e, 12h) form protective films (12b2, 12e1, 12e4, 12h2) on opposite sides of each other respectively, and do not electroplate the surfaces other than the sides where these protective films (12b2, 12e1, 12e4, 12h2) are formed. Therefore, if semiconductor components (15a, 15b, 15d) and contact components (16b, 16f) are directly bonded to circuit patterns (12b, 12e, 12h) through solders (18h, 18i, 18l, 18b, 18f), the wettability of solders (18h, 18i, 18l, 18b, 18f) relative to multiple circuit patterns (12b, 12e, 12h) is suppressed.

【技术实现步骤摘要】
半导体装置
本专利技术涉及半导体装置。
技术介绍
半导体装置包括例如IGBT(InsultedGateBipolarTransistor：绝缘栅双极型晶体管)，功率MOSFET(MetalOxideSemiconductorFieldEffectTransistor：金属氧化物半导体场效应晶体管)等半导体元件。上述半导体装置例如可以作为电力转换装置使用。半导体装置具备具有绝缘板和形成在绝缘板的正面的多个电路图案的基板。另外，在电路图案上配置有半导体元件和外部连接端子，从外部连接端子施加的信号经由电路图案被输入到半导体元件。在将该外部连接端子安装在电路图案时，使用筒状的接触部件。外部连接端子被压入到经由焊料接合到电路图案上的接触部件，经由接触部件与电路图案电连接(例如，参照专利文献1)。现有技术文献专利文献专利文献1：美国专利申请公开第2009/0194884号说明书
技术实现思路
技术问题但是，在上述半导体装置中，在电路图案的表面利用镍等进行电镀处理。由此，抑制来自于电路图案的腐蚀物质的生成，并且防止因该腐蚀物质的生成而引起的电路图案间的短路。但是，实施了上述电镀处理的电路图案相对于焊料的润湿性下降，另外，难以从焊料内去除孔隙。因此，若将筒状的接触部件、半导体元件等构成部件经由焊料接合到实施了上述电镀处理的电路图案，则无法得到构成部件相对于电路图案的足够的接合强度。本专利技术鉴于上述问题，其目的在于提供能够抑制构成部件相对于电路图案的接合强度的下降的半导体装置。技术方案根据本专利技术的一个方面，提供一种半导体装置，该半导体装置具有：包含绝缘板和形成在所述绝缘板的正面的多个电路图案的基板；露出所述多个电路图案的正面的接合区域，并且至少分别形成在所述多个电路图案的彼此对置的侧部的多个保护膜；经由焊料接合到所述多个电路图案的所述接合区域的多个构成部件。专利技术效果根据公开的技术，能够抑制构成部件相对于电路图案的接合强度的下降，能够防止半导体装置的可靠性的下降。附图说明图1是第1实施方式的半导体装置的俯视图。图2是第1实施方式的半导体装置的截面图。图3是第1实施方式的半导体装置的俯视图(构成部件未计入时)。图4是说明第1实施方式的变形例的半导体装置的基板的电路图案的图。图5是第2实施方式的半导体装置的主要部分俯视图。图6是第2实施方式的半导体装置的主要部分截面图。图7是第3实施方式的半导体装置的主要部分俯视图。图8是第3实施方式的半导体装置的主要部分截面图(其一)。图9是第3实施方式的半导体装置的主要部分截面图(其二)。符号说明10、10a、10b：半导体装置11：绝缘板12a、12b、12c、12d、12e、12f、12g、12h：电路图案12a1、12a2、12a7、12b1、12b2、12b3、12c1、12c2、12c3、12d1、12d2、12e1、12e2、12e3、12e4、12e11、12e12、12f1、12f2、12g1、12g2、12g3、12h1、12h2：第一保护膜12a4、12b4、12c4、12d4、12h4、12e5：键合区域12a5、12a6、12a8、12e6、12e7、12e8、12e9、12e13、12e14：第二保护膜12a10、12e10：第三保护膜13：金属板14：陶瓷电路基板15a、15b、15d：半导体元件15c：电子部件15a1、15b1、15d1、15c1、15c2、16a1、16b1、16c1、16d1、16e1、16f1、16g1：接合区域16a、16b、16c、16d、16e、16f、16g：接触部件17a、17b、17c、17d、17e：键合线18a、18b、18c、18d、18e、18f、18g、18h、18i、18j、18k、18l：焊料19a、19b、19c、19d、19e、19f、19g：外部连接端子20：金属基板21：壳体21a：盖部21b：侧壁部具体实施方式以下，参照附图说明实施方式。[第1实施方式]使用图1～图3说明第1实施方式的半导体装置。图1是第1实施方式的半导体装置的俯视图，图2是第1实施方式的半导体装置的截面图。另外，图3是第1实施方式的半导体装置的俯视图(构成部件未计入时)。应予说明，在图1和图3中，省略壳体21的盖部21a和金属基板20的图示。图2是沿图1的单点划线X-X截取的截面图。并且，图3表示省略图1中的构成部件(半导体元件15a、15b、15d、电子部件15c和接触部件16a～16g以及键合线17a～17e)的图示的情况。如图1和图2所示，半导体装置10具有：陶瓷电路基板14(基板)、接合到陶瓷电路基板14的正面的半导体元件15a、15b、15d、电子部件15c、接触部件16a～16g、分别安装在接触部件16a～16g的外部连接端子19a～19g。应予说明，接合到陶瓷电路基板14(后述的电路图案12a～12h)上的半导体元件15a、15b、15d、电子部件15c、接触部件16a～16g的个数以及接合位置为一个例子。半导体元件15a、15b、15d、电子部件15c、接触部件16a～16g只要在陶瓷电路基板14(电路图案12a～12h)上即可，也可以是图1和图2以外的情况。并且，半导体装置10具有：配置有陶瓷电路基板14的金属基板20；设置在金属基板20上，覆盖陶瓷电路基板14并且使外部连接端子19a～19g伸出的壳体21。陶瓷电路基板14具有绝缘板11、形成在绝缘板11的正面的电路图案12a～12h、形成在绝缘板11的背面的金属板13。电路图案12a～12h由导电性和相对于焊料的润湿性优异的材料构成。作为上述材料，由例如银、铜或者含有这些金属中的至少一种的合金等构成。上述电路图案12a～12h分别形成图1所示的预定的形状。应予说明，电路图案12a～12h的个数、形状和相对于绝缘板11的形成位置为一个例子，也可以是图1和图2以外的情况。另外，在电路图案12a～12h中，在彼此对置的侧面分别形成有第一保护膜12a1、12a2、12b1～12b3、12c1～12c3、12d1、12d2、12e1～12e4、12f1、12f2、12g1～12g3、12h1、12h2。具体地，电路图案12a在与电路图案12b、12e对置的侧面分别形成有第一保护膜12a1、12a2。电路图案12b在与电路图案12c、12e、12a对置的侧面分别形成有第一保护膜12b1～12b3。电路图案12c在与电路图案12d、12e、12b对置的侧面分别形成有第一保护膜12c1～12c3。电路图案12d在与电路图案12c、12e对置的侧面分别形成有第一保护膜12d1、12d2。电路图案12e在与电路图案12d、12c、12b、12a对置的侧面分别形成有第一保护膜12e1～12e3。并且，电路图案12e在与电路图案12f～12h对置的侧面形成有第一保护膜12e4。电路图案12f在与电路图案12e、12g对置的侧面分别形成有第一保护膜12f1、12f2。电路图案12g在与电路图案12f、12e、12h对置的侧面分别形成有第一保护膜12g1～12g3。电路图案12h在与电路图案12g、12e对置的侧面分别形成有第一保护膜12h1、12h2。应予说明，以下，在不对第一保护本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，具有：基板，其包括绝缘板和形成在所述绝缘板的正面的多个电路图案；多个保护膜，其使所述多个电路图案的正面的接合区域露出，并且至少分别形成在所述多个电路图案的彼此对置的侧部；以及多个构成部件，其经由焊料接合到所述多个电路图案的所述接合区域。

【技术特征摘要】
2017.06.30 JP 2017-1290411.一种半导体装置，其特征在于，具有：基板，其包括绝缘板和形成在所述绝缘板的正面的多个电路图案；多个保护膜，其使所述多个电路图案的正面的接合区域露出，并且至少分别形成在所述多个电路图案的彼此对置的侧部；以及多个构成部件，其经由焊料接合到所述多个电路图案的所述接合区域。2.根据权利要求1所述的半导体装置，其特征在于，所述多个保护膜至少分别形成在所述侧部以及所述多个电路图案的正面的沿所述侧部的缘部。3.根据权利要求2所述的半导体装置，其特征在于，所述多个保护膜形成在所述侧部和所述缘部的同时，以露出所述接合区域的方式形成在所述多个电路图案的正面上。4.根据权利要求1所述的半导体装置，其特征在于，所述多个...

【专利技术属性】
技术研发人员：甲斐健志，丸山力宏，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：日本,JP