芯片封装结构的制造方法技术

提供芯片封装结构的制造方法，此方法包含在载体基底上方形成第一介电层，第一介电层是连续的介电层且具有开口。此方法包含在第一介电层上方和在开口中形成第一布线层，第一介电层和第一布线层一起形成重分布结构，且重分布结构具有第一表面和第二表面。此方法包含在第一表面上方设置第一芯片和第一导电凸块，在第一表面上方形成第一模制层，以及移除载体基底。此方法还包含在第二表面上方设置第二芯片和第二导电凸块，以及在第二表面上方形成第二模制层。

Manufacturing Method of Chip Packaging Structure

A method for manufacturing a chip packaging structure is provided, which includes forming a first dielectric layer above the carrier substrate, the first dielectric layer being a continuous dielectric layer and having an opening. The method consists of forming a first wiring layer above the first dielectric layer and in the opening. The first dielectric layer and the first wiring layer form a redistribution structure together, and the redistribution structure has a first surface and a second surface. The method includes setting a first chip and a first conductive bump above the first surface, forming a first die layer square to the first surface, and removing the carrier base. The method also includes setting a second chip and a second conductive bump above the second surface and forming a second die layer square to the second surface.

【技术实现步骤摘要】
芯片封装结构的制造方法
本公开实施例涉及半导体技术，特别涉及芯片封装结构及其制造方法。
技术介绍
半导体集成电路(IntegratedCircuit，IC)工业经历快速成长，在集成电路的材料和设计上的技术进展已经产生了数个世代的集成电路，每一世代皆较前一世代具有更小且更复杂的电路。然而，这些进展也增加了集成电路的处理和制造的复杂度。在集成电路演进的历程中，当几何尺寸(亦即使用生产工艺可以产生的最小组件(或线))缩减时，功能密度(亦即单位芯片面积的互连装置数量)通常也增加。此尺寸缩减的工艺通过提高生产效率和降低相关成本而提供了一些效益。然而，由于不断地缩减部件(feature)尺寸，生产工艺变得更难以实施。因此，以越来越小的尺寸形成可靠的半导体装置是一项挑战。
技术实现思路
根据本公开的一些实施例，提供芯片封装结构的制造方法。此方法包含在载体基底上方形成第一介电层，其中第一介电层具有第一开口，在第一介电层上方和在第一开口中形成第一布线层，其中第一介电层和第一布线层一起形成重分布结构，且重分布结构具有第一表面和与第一表面相反的第二表面，在第一表面上方设置第一芯片和第一导电凸块，其中第一导电凸块介于第一芯片和重分布结构之间，在第一表面上方形成第一模制层，以环绕第一芯片和第一导电凸块，移除载体基底，在第二表面上方设置第二芯片和第二导电凸块，其中第二导电凸块介于第二芯片和重分布结构之间，以及在第二表面上方形成第二模制层，以环绕第二芯片和第二导电凸块。根据本公开的一些实施例，提供芯片封装结构的制造方法。此方法包含在载体基底上方设置第一芯片，其中第一芯片包含基底和在基底上方的导电垫，在载体基底上方形成第一模制层以环绕第一芯片，在第一模制层和第一芯片上方形成介电层，其中介电层具有第一开口，在介电层上方和在第一开口中形成布线层，介电层和布线层一起形成第一重分布结构，第一重分布结构具有第一表面和与第一表面相反的第二表面，第二表面面对第一芯片，且导电垫介于基底和第一重分布结构之间，在第一表面上方形成第一导电柱，其中第一导电柱电性连接至布线层，在第一表面上方设置第二芯片和第一导电凸块，其中第一导电凸块介于第二芯片和第一重分布结构之间，在第一表面上方形成第二模制层以环绕第一导电柱、第二芯片和第一导电凸块，以及移除载体基底。根据本公开的一些实施例，提供芯片封装结构。此芯片封装结构包含第一重分布结构，其包含介电结构和在介电结构中的多个布线层，其中第一重分布结构具有第一表面和与第一表面相反的第二表面，第一芯片在第一表面上方，第一导电凸块介于第一芯片和第一重分布结构之间，第一导电柱在第一表面上方，相邻于第一芯片且电性连接至这些布线层，第二芯片在第二表面上方，其中第二芯片包含基底和在基底上方的导电垫，且导电垫介于基底和第一重分布结构之间，第一模制层在第一表面上方，以环绕第一芯片、第一导电凸块和第一导电柱，以及第二模制层在第二表面上方以环绕第二芯片。附图说明通过以下的详细描述配合所附附图，可以更加理解本公开实施例的内容。需强调的是，根据产业上的标准惯例，许多部件(feature)并未按照比例绘制。事实上，为了能清楚地讨论，各种部件的尺寸可能被任意地增加或减少。图1A-图1M是根据一些实施例的形成芯片封装结构的制造过程的各个阶段的剖面示意图。图2是根据一些实施例的芯片封装结构的剖面示意图。图3是根据一些实施例的芯片封装结构的剖面示意图。图4是根据一些实施例的芯片封装结构的剖面示意图。图5是根据一些实施例的芯片封装结构的剖面示意图。图6是根据一些实施例的芯片封装结构的剖面示意图。图7是根据一些实施例的芯片封装结构的剖面示意图。图8A-图8E是根据一些实施例的形成芯片封装结构的制造过程的各个阶段的剖面示意图。图9是根据一些实施例的芯片封装结构的剖面示意图。图10是根据一些实施例的芯片封装结构的剖面示意图。图11是根据一些实施例的芯片封装结构的剖面示意图。图12A-图12B是根据一些实施例的形成芯片封装结构的制造过程的各个阶段的剖面示意图。图13A-图13B是根据一些实施例的形成芯片封装结构的制造过程的各个阶段的剖面示意图。图14是根据一些实施例的芯片封装结构的剖面示意图。附图标记说明：110、170、310、1110、C～载体基底；120、120A、120B、250、320～重分布结构；120a、120b～表面；121、123、125、127、144、214、251、253、255、257、264、344、612～介电层；121a、121b、123a、125a、127a、251a、255a、257a、1132～开口；122、124、126、252、254、256～布线层；122a、124a、126a～导线；128a、128b、182、184、258、322、324～导电垫；130、190、330、330a、1140、1170～导电柱；132、192、321、332a～顶面；140、140a、210、260、340～芯片；142、212、262、342、611、2900～基底；142a、212a、262a、342a～正面；142b、212b、262b、342b～背面；142c、212c、262c、342c～电子元件；146、216、266、346～接合垫；148、218、268、348、613～导电结构；149～绝缘层；150、220、240、270、290、350、380、1010、1180、2110、3100～导电凸块；160、230、280、360、370、1160、1190～模制层；200、200a、300、400、500、600、700、800、900、1000、2100、2100a、2200、2300、2400、2500、2600、2700、2800～芯片封装结构；610～中介结构；611a～通孔；614、D、D1、D2～介电结构；615、R、R1、R2～布线结构；1120、1150、A、A1～粘着层；1130～缓冲层；2910～基座部分；2912、2914～侧；2920～第一接合垫；2930～第二接合垫；H1、H2、H3～高度；L1、L2～长度；S～内壁；T1、T2～厚度；T3、T4～总厚度；U1、U2、U3、U4、U5、U6、U7～底部填充层；V1、V2～方向；W1、W2、W3、W4～宽度。具体实施方式以下内容提供了很多不同的实施例或范例，用于实施本公开实施例的不同部件。组件和配置的具体实施例或范例描述如下，以简化本公开实施例。当然，这些仅仅是范例，并非用以限定本公开实施例。举例来说，叙述中若提及第一部件形成于第二部件之上，可能包含第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不直接接触的实施例。此外，本公开实施例在不同范例中可重复使用参考数字和/或字母，此重复是为了简化和清楚的目的，并非指定所讨论的不同实施例和/或组态之间的关系。再者，空间上相关的措辞，例如「在……之下」、「在……下方」、「下方的」、「在……上方」、「上方的」和其他类似的用语可用于此，以方便描述如图所示的一元件或部件与其他元件或部件之间的关系。此空间上相关的措辞意欲包含除附图描绘的方向外，使用或操作中的本文档来自技高网...

【技术保护点】
1.一种芯片封装结构的制造方法，包括：在一载体基底上方形成一第一介电层，其中该第一介电层具有多个第一开口；在该第一介电层上方和在所述多个第一开口中形成一第一布线层，其中该第一介电层和该第一布线层一起形成一重分布结构，且该重分布结构具有一第一表面和与该第一表面相反的一第二表面；在该第一表面上方设置一第一芯片和一第一导电凸块，其中该第一导电凸块介于该第一芯片和该重分布结构之间；在该第一表面上方形成一第一模制层以环绕该第一芯片和该第一导电凸块；移除该载体基底；在该第二表面上方设置一第二芯片和一第二导电凸块，其中该第二导电凸块介于该第二芯片和该重分布结构之间；以及在该第二表面上方形成一第二模制层以环绕该第二芯片和该第二导电凸块。

【技术特征摘要】
2017.06.30 US 62/527,161;2017.09.19 US 15/708,4561.一种芯片封装结构的制造方法，包括：在一载体基底上方形成一第一介电层，其中该第一介电层具有多个第一开口；在该第一介电层上方和在所述多个第一开口中形成一第一布线层，其中该第一介电层和该第一布线层一起形成一重分布结构，...

【专利技术属性】
技术研发人员：郑心圃，陈硕懋，许峯诚，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71