可优化阻抗方案的PCB板制造技术

本发明专利技术公开了一种可优化阻抗方案的PCB板，PCB板的微带层、接地层、带状走线层和电源层上均开设有差分过孔对，微带层、接地层、带状走线层和电源层的铜箔上均开设有抑制阻抗突变避让槽，微带层、接地层、带状走线层和电源层的差分过孔对均位于对应的抑制阻抗突变避让槽内，每个抑制阻抗突变避让槽均包括左侧半圆避让区、中部矩形避让区和右侧半圆避让区，左侧半圆避让区的直径边与中部矩形避让区的左侧边长度相等且对齐，右侧半圆避让区的直径边与中部矩形避让区的右侧边长度相等且对齐，左侧半圆避让区与对应的第一差分过孔具有相同的圆心，右侧半圆避让区与对应的第二差分过孔具有相同的圆心。该PCB板能有效抑制阻抗突变的现象。

PCB board with optimized impedance scheme

The invention discloses a PCB board which can optimize impedance scheme. There are differential through-hole pairs on microstrip layer, grounding layer, strip-line layer and power layer of PCB board, and there are anti-impedance catastrophe avoidance grooves on copper foil of microstrip layer, grounding layer, strip-line layer and power layer. The differential through-hole pairs of microstrip layer, grounding layer, strip-line layer and power layer are located in corresponding suppression. In the impedance catastrophe avoidance groove, each restraining impedance catastrophe avoidance groove includes the left half circle avoidance zone, the middle rectangular avoidance zone and the right half circle avoidance zone. The diameter side of the left half circle avoidance zone and the left side length of the middle rectangular avoidance zone are equal and aligned. The diameter side of the right half circle avoidance zone and the right side length of the middle rectangular avoidance zone are equal and aligned, and the left half circle avoidance zone is aligned. The right half circle avoidance zone has the same center as the corresponding second differential hole. The PCB board can effectively suppress the phenomenon of impedance mutation.

【技术实现步骤摘要】
可优化阻抗方案的PCB板
本专利技术涉及PCB(PrintedCircuitBoard，印刷电路板)板
，具体地指一种可优化阻抗方案的PCB板。
技术介绍
现阶段设计的PCB板内部信号的传输速率越来越高，对于信号质量的要求也越来越高，现有能实现高速率传输的PCB板的高速信号走线是从主FPGA或是对外接口座上成对、成组以差分的形式出现的，然后这些差分信号走线接入该PCB板微带层的高速接口，或隔直电容。在实际的PCB研发中，技术人员发现，该PCB板在设计阶段往往没有任何失误，而到产品检测验证时，基于该PCB板设计的设备会偶尔发生信号反射，纹波或屏幕点不亮的现象，为此我们寻找了各种解决方案及途径后发现产品PCB板上的差分走线在计算阻抗时不稳定造成了这一系列现象。针对上述产品PCB板上的差分走线在计算阻抗时不稳定的现象，经过多方验证，技术人员发现是由于PCB板中信号线的阻抗突变而引起的一系列问题，技术人员发现这些差分走线从FPGA(Field－ProgrammableGateArray，即现场可编程门阵列)引出来到差分信号过孔via换层的时会出现阻抗突变的情况，而这些阻抗突变直接影响到本文档来自技高网...

【技术保护点】
1.一种可优化阻抗方案的PCB板，PCB板的微带层(1)、接地层(2)、带状走线层(3)和电源层(4)上均开设有由第一差分过孔(5.1)和第二差分过孔(5.2)组成的差分过孔对(5)，其特征在于：所述微带层(1)、接地层(2)、带状走线层(3)和电源层(4)的铜箔(6)上均开设有抑制阻抗突变避让槽(7)，微带层(1)、接地层(2)、带状走线层(3)和电源层(4)的差分过孔对(5)均位于对应的抑制阻抗突变避让槽(7)内，每个抑制阻抗突变避让槽(7)均包括左侧半圆避让区(7.1)、中部矩形避让区(7.2)和右侧半圆避让区(7.3)，左侧半圆避让区(7.1)的直径边与中部矩形避让区(7.2)的左侧边...

【技术特征摘要】
1.一种可优化阻抗方案的PCB板，PCB板的微带层(1)、接地层(2)、带状走线层(3)和电源层(4)上均开设有由第一差分过孔(5.1)和第二差分过孔(5.2)组成的差分过孔对(5)，其特征在于：所述微带层(1)、接地层(2)、带状走线层(3)和电源层(4)的铜箔(6)上均开设有抑制阻抗突变避让槽(7)，微带层(1)、接地层(2)、带状走线层(3)和电源层(4)的差分过孔对(5)均位于对应的抑制阻抗突变避让槽(7)内，每个抑制阻抗突变避让槽(7)均包括左侧半圆避让区(7.1)、中部矩形避让区(7.2)和右侧半圆避让区(7.3)，左侧半圆避让区(7.1)的直径边与中部矩形避让区(7.2)的左侧边长度相等且对齐，右侧半圆避让区(7.3)的直径边与中部矩形避让区(7.2)的右侧边长度相等且对齐，左侧半圆避让区(7.1)与对应的第一差分过孔(5.1)具有相同的圆心，右侧半圆避让区(7.3)与对应的第二差分过孔(5.2)具有相同的圆心。2.根据权利要求1所述的可优化阻抗方案的PCB板，其特征在于：所述左侧半圆避让区(7.1)外侧边与第一差分过孔(5.1)左半圆之间的距离等于右侧半圆避让区(7.3)外侧边与第二差分过孔(5.2)右半圆之间的距离。3.根据权利要求1所述的可优化阻抗方案的PCB板，其特征在于：所述中部矩形避让区(7.2)的长度等于对应的第一差分过孔(5.1)与第二差分过孔(5.2)圆心之间的距离。4.根据权利要求2所述的可优化阻抗方案的PCB板，其特征在于：所述左侧半圆避让区(7.1)外侧边与第一差分过孔(5.1)左半圆之间的距离范围为6～8密耳。5.根据权利要求1所述的可优化阻抗方案的PCB板，其特征在于：PCB板的...

【专利技术属性】
技术研发人员：于静，
申请(专利权)人：武汉精立电子技术有限公司，
类型：发明
国别省市：湖北,42