一种功率器件终端结构及其制作方法技术

本发明专利技术涉及一种功率器件终端结构及其制作方法，所述方法包括：在第一导电类型的外延层上表面形成至少一个沟槽；在所述沟槽侧壁及底部形成第二导电类型的注入区；在所述注入区表面形成第一隔离层；在所述沟槽底部的第一隔离层上方淀积第一导电类型的埋层；在所述埋层上表面形成第二隔离层；在所述第二隔离层上方淀积第一导电类型的多晶硅层，以将所述沟槽填满；在所述外延层表面形成第三隔离层。本发明专利技术的所述功率器件的终端结构的耐压高，占用芯片的面积更小，器件成本低。

A Power Device Terminal Structure and Its Fabrication Method

The invention relates to a power device terminal structure and a manufacturing method thereof. The method comprises: forming at least one groove on the surface of the epitaxial layer of the first conductive type; forming an injection area of the second conductive type on the side wall and bottom of the groove; forming a first isolation layer on the surface of the injection area; and depositing a burial of the first conductive type above the first isolation layer at the bottom of the groove. A second isolation layer is formed on the surface of the buried layer, a polycrystalline silicon layer of the first conductive type is deposited above the second isolation layer to fill the grooves, and a third isolation layer is formed on the surface of the epitaxial layer. The terminal structure of the power device has high voltage resistance, smaller chip area and low device cost.

【技术实现步骤摘要】
一种功率器件终端结构及其制作方法
本专利技术涉及半导体
，具体的说是一种功率器件终端结构及其制作方法。
技术介绍
功率半导体器件，为了得到一定的电流能力，往往是由若干元胞并联而成。由于元胞与元胞之间相互之间形成耗尽，因而不容易发生击穿。但是边缘元胞(又称过渡区或主结)由于耗尽层边缘的曲率半径小，造成电场线密集，它的电场强度远高于体内，因而击穿电压会远低于体内，击穿首先会发生在边缘元胞的表面。因此要采取特殊结构保护边缘元胞不提前击穿，以提高器件击穿电压，这些特殊结构就被称为终端结构。终端结构的作用就是减小边缘元胞承受的电场强度，从而提高边缘元胞的击穿电压，即提高了整个器件的击穿电压。目前常用的终端结构为场限环和场板的组合结构，对于场限环的设计，主要考虑的是场限环的个数、间距等。通常来说，耐压会随着场限环个数的增加而上升，但是，场限环数目的增多也会增大所占的芯片面积，即会增加芯片的成本。因此，如何不增加芯片面积的情况下，提高耐压，即提高芯片面积的利用效率就成了关注的问题。
技术实现思路
本专利技术实施例提供了一种功率器件的终端结构及其制作方法，可以在不增加芯片面积的前提下提高器件的耐压。第一方面，本专利技术实施例提供了一种功率器件终端结构的制作方法，所述方法包括：在第一导电类型的外延层上表面形成至少一个沟槽；在所述沟槽侧壁及底部形成第二导电类型的注入区；在所述注入区表面形成第一隔离层；在所述沟槽底部的第一隔离层上方淀积第一导电类型的埋层；在所述埋层上表面形成第二隔离层；在所述第二隔离层上方淀积第一导电类型的多晶硅层，以将所述沟槽填满；在所述外延层表面形成第三隔离层。第二方面，本专利技术又一实施例提供了一种功率器件终端结构，包括：第一导电类型的外延层；至少一个形成于所述外延层内的沟槽；形成于所述沟槽侧壁及底部的外延层区域内的第二导电类型的注入区；形成于所述注入区表面的第一隔离层；形成于所述沟槽底部的第一隔离层上方的第一导电类型的埋层；形成于所述埋层上表面形成第二隔离层；形成于所述第二隔离层上的第一导电类型的多晶硅层，所述埋层、第二隔离层及所述多晶硅层一同将所述沟槽填满；形成在所述外延层表面的第三隔离层。可以理解，本专利技术通过在终端结构引入沟槽结构，同时在沟槽内填充重掺杂埋层，从而大大提高单个结构的耐压，在同样的器件耐压要求下，所述功率器件的终端结构占用芯片的面积更小，器件成本低，提升器件竞争力。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。构成本专利技术的一部分附图用来提供对本专利技术的进一步理解，本专利技术的示意性实施例及其说明书用于解释本专利技术，并不构成对不让你专利技术的不当限定。图1是本专利技术实施例提出的制作功率器件终端结构的方法的流程示意图；图2是本专利技术实施例提出的功率器件终端结构的剖面结构示意图；图3至图11是本专利技术实施例提出的制作功率器件终端结构的方法的剖面结构示意图；附图标记说明：1、衬底；2、外延层；3、沟槽；4、注入区；5、第一隔离层；6、埋层；7、第二隔离层；8、多晶硅层；9、第三隔离层；10、主结；11、金属层。具体实施方式为了使本专利技术的目的、技术方案和有益技术效果更加清晰明白，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。在本专利技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该专利技术产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。如果为了描述直接位于另一层、另一个区域上面的情形，本文将使用“A直接在B上面”或“A在B上面并与之邻接”的表述方法。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。在下文中描述了本专利技术的许多特定的细节，例如器件的结构、材料、尺寸、处理方法和技术，以便更清楚地理解本专利技术。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本专利技术。为方便后面的描述，特在此说明：根据半导体中多数载流子半导体的类型。如果第一导电类型的多数载流子为空穴，则第一导电类型为P型，则重掺杂的第一导电类型为P+型，轻掺杂的第一导电类型为P-型；如果第一导电类型的多数载流子为电子，则第一导电类型为N型，重掺杂的第一导电类型为N+型，轻掺杂的第一导电类型为N-型。在接下来的实施例中，均以所述第一导电类型为N型及所述第二导电类型为P型为例进行描述，但并不对此进行限定。请参阅图1及图2，一种功率器件终端结构的制作方法，所述方法包括：步骤S01：在第一导电类型的外延层上表面形成至少一个沟槽；步骤S02：在所述沟槽侧壁及底部形成第二导电类型的注入区；步骤S03：在所述注入区表面形成第一隔离层；步骤S04：在所述沟槽底部的第一隔离层上方淀积第一导电类型的埋层；步骤S05：在所述埋层上表面形成第二隔离层；步骤S06：在所述第二隔离层上方淀积第一导电类型的多晶硅层，以将所述沟槽填满；步骤S07：在所述外延层表面形成第三隔离层。可以理解，本专利技术通过在终端结构引入沟槽结构，同时在沟槽内填充重掺杂埋层，从而大大提高单个结构的耐压，在同样的器件耐压要求下，所述功率器件的终端结构占用芯片的面积更小，器件成本低，提升器件竞争力。下面参照附图，对上述形成所述三极管的方法加以详细阐述。为方便后面的描述，特在此说明：本专利技术技术方案涉及半导体器件的设计和制造，半导体是指一种导电性可受控制，导电范围可从绝缘体至导体之间变化的材料，常见的半导体材料有硅、锗、砷化镓等，而硅是各种半导体材料中最具有影响力、应用最为广泛的一种。半导体分为本征半导体、P型半导体和N型半导体，不含杂质且无晶格缺陷的半导体称为本征半导体，在纯净的硅晶体中掺入三价元素(如硼、铟、镓等)，使之取代晶格中硅原子的位子，就形成P型半导体，在纯净的硅晶体中掺入五价元素(如磷、砷等)，使之取代晶格中硅原子的位置，就形成了N型半导体，P型半导体和N型半导体的导电类型不同，在本专利技术的实施例中，第一导电类型为N型，第二导电类型为P型，本文档来自技高网...

【技术保护点】
1.一种功率器件终端结构的制作方法，其特征在于，所述方法包括：在第一导电类型的外延层上表面形成至少一个沟槽；在所述沟槽侧壁及底部形成第二导电类型的注入区；在所述注入区表面形成第一隔离层；在所述沟槽底部的第一隔离层上方淀积第一导电类型的埋层；在所述埋层上表面形成第二隔离层；在所述第二隔离层上方淀积第一导电类型的多晶硅层，以将所述沟槽填满；在所述外延层表面形成第三隔离层。

【技术特征摘要】
1.一种功率器件终端结构的制作方法，其特征在于，所述方法包括：在第一导电类型的外延层上表面形成至少一个沟槽；在所述沟槽侧壁及底部形成第二导电类型的注入区；在所述注入区表面形成第一隔离层；在所述沟槽底部的第一隔离层上方淀积第一导电类型的埋层；在所述埋层上表面形成第二隔离层；在所述第二隔离层上方淀积第一导电类型的多晶硅层，以将所述沟槽填满；在所述外延层表面形成第三隔离层。2.如权利要求1所述的功率器件终端结构的制作方法，其特征在于，所述埋层及所述多晶硅层的掺杂方式为重掺杂。3.如权利要求1所述的功率器件终端结构的制作方法，其特征在于，在所述外延层表面形成第三隔离层后，所述方法还包括：在所述第三隔离层上形成至少一个与所述沟槽一一对应的接触孔；在所述第三隔离层及所述介质孔内形成金属层，所述金属层与所述功率器件的源极连接且通过所述接触孔与对应沟槽的所述多晶硅层电连接。4.如权利要求1所述的功率器件终端结构的制作方法，其特征在于，在所述外延层表面形成第三隔离层后，所述方法还包括：形成第二导电类型的主结，所述主结形成于所述沟槽与所述功率器件的有源区之间，所述主结的一端与所述沟槽的一侧的注入区连接。5.如权利要求1所述...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：深圳市心版图科技有限公司，
类型：发明
国别省市：广东,44