一种支持并行流水访问的外存仲裁结构制造技术

本发明专利技术公开了一种并行流水的外存访问仲裁结构。现有的多路存储仲裁单元基于即时存储的原理进行设计，仲裁机制采用独占策略实现，外部存储器的命令和数据通道不能并行操作，大大降低了外部存储器的实际吞吐效率。因此设计一款可并行流水访问的外存访问仲裁结构，将命令发送通道、写数据发送通道以及读数据接收通道三者的仲裁机制完全独立；同时针对外部存储器一端，当一组访问命令执行完毕时，正在处理数据传输过程的同时，可以并行处理下一组访问命令的解析和执行；依此类推。这样可以保证外部存储器单元能够全速高效的执行，尽最大可能的发挥外部存储器的实际吞吐效率。

【技术实现步骤摘要】
一种支持并行流水访问的外存仲裁结构
本专利技术主要涉及芯片设计中的随机存储器读写管理领域。特指芯片内部对外存访问的多通道仲裁与连续读写操作。
技术介绍
在芯片设计中，需要大量的针对外部存储器的读写操作。例如GPGPU中指令和数据的大量读写操作以及视频输入输出数据帧的切换与同步操作。在这些应用中，芯片内部存在着大量的存储器读写操作接口需要对外部缓存进行大量的读写和数据交换。存储仲裁单元承担着多路访问接口与外存单元之间的命令转发，数据传输以及全局控制；这样在多路存储读写操作接口和外部存储器之间的存储仲裁单元的效率和转换速度，成为了芯片实际工作性能的关键所在。现在外部各种存储器芯片发生了飞快的进步，大部分都采用命令和访问数据连续发送和执行的机制，在时钟频率和数据宽度等各个方面都有了极大的提高，可以提供大量的存储资源和高速的数据带宽；同时也带来了需要较长访问时间和传输延时等不足。现有的多路存储仲裁单元基于即时存储的原理进行设计，仲裁机制采用独占策略实现，即当一个访问端口申请到访问通道的占用权后，必须要等到当前数据读写传输全部结束之后，仲裁单元才能将访问通道分配给其他的访问端口。在这种情况下，本文档来自技高网...

【技术保护点】
1.一种在图形处理芯片领域中，带优先级策略的多路端口读写操作的存储仲裁结构；在实现过程中先将多路端口发送的访问请求按照端口优先级的差异进行排序组织，然后按照以排好顺序，流水的进行访问命令和待写数据向外存单元的有序发送，以及将从外存单元得到的读取数据进行有序分配返回到各自访问请求端口，它包括以下四个单元：a.访问分配模块：接收上层访问请求，将访问的起始地址、端口号、单次数据连续访问长度等信息打包整合，按照端口优先级和读写访问方向不同，分配到四组访问接收队列（优先写访问队列、普通写访问队列、优先读访问队列以及普通读访问队列）中；b.待写数据接收模块：从写访问队列中读取等待的写访问，按照访问分配单元...

【技术特征摘要】
1.一种在图形处理芯片领域中，带优先级策略的多路端口读写操作的存储仲裁结构；在实现过程中先将多路端口发送的访问请求按照端口优先级的差异进行排序组织，然后按照以排好顺序，流水的进行访问命令和待写数据向外存单元的有序发送，以及将从外存单元得到的读取数据进行有序分配返回到各自访问请求端口，它包括以下四个单元：a.访问分配模块：接收上层访问请求，将访问的起始地址、端口号、单次数据连续访问长度等信息打包整合，按照端口优先级和读写访问方向不同，分配到四组访问接收队列（优先写访问队列、普通写访问队列、优先读访问队列以及普通读访问队列）中；b.待写数据接收模块：从写访问队列中读取等待的写访问，按照访问分配单元的数据...

【专利技术属性】
技术研发人员：龙斌，
申请(专利权)人：长沙景美集成电路设计有限公司，
类型：发明
国别省市：湖南,43