半导体器件结构及其形成方法技术

本发明专利技术涉及一种半导体器件结构及其形成方法，包括：半导体基底，所述半导体基底上设置了有源区和隔离区，沿所述半导体基底依次叠加形成有层间介质层和图案化金属层，在所述层间介质层中形成有贯穿所述层间介质层的第一金属插塞以及第二金属插塞，所述第一金属插塞位于所述有源区，所述第二金属插塞位于所述隔离区，所述第二金属插塞为形成所述图案化金属层时的对位标记。在本发明专利技术中，将第二金属插塞作为图案化金属层的对位标记，通孔刻蚀工艺时会将隔离区的隔离介质刻蚀掉一部分，使对位标记的深度可以得到提高，即可以加深所述对位标记，有利于加强形成所述图案化金属层时所述对位标记的对准信号，使所述图案化金属层和所述对位标记对齐。

Semiconductor Device Structure and Its Formation Method

The present invention relates to a semiconductor device structure and its forming method, including: a semiconductor substrate, on which an active region and an isolation region are arranged, an interlayer dielectric layer and a patterned metal layer are successively superimposed along the semiconductor substrate, and a first metal plug and a second metal plug penetrating the interlayer dielectric layer are formed in the interlayer dielectric layer. The first metal plug is located in the active area, the second metal plug is located in the isolation area, and the second metal plug is the alignment mark when forming the patterned metal layer. In the present invention, the second metal plug is used as the alignment mark of the patterned metal layer. During the through-hole etching process, a part of the isolation medium of the isolation zone is etched, so that the depth of the alignment mark can be increased, that is, the alignment mark can be deepened, and the alignment signal of the alignment mark when the patterned metal layer is formed can be strengthened, so that the patterned metal layer and the patterned metal layer can be enhanced. The alignment of the alignment markers is described.

【技术实现步骤摘要】
半导体器件结构及其形成方法
本专利技术涉及半导体领域，特别涉及一种半导体器件结构及其形成方法。
技术介绍
目前在集成电路制作过程中，一个完整的芯片通常都需要经过数十次以上的光刻，通常除了第一次光刻以外，其余层的光刻均是与前面的层所留下的图形进行对准。由于半导体器件结构制程复杂，光刻工艺的次数较多，以致于很多层在曝光时对位标记变得不清晰而难以识别，通常利用EGA(增强全局对位)对对位标记进行识别，并且要求对位标记具有较好的信号对比度。对于不同工艺节点下的集成电路工艺，上述对位标记的信号对比度也会有所差别。以90纳米嵌入式闪存工艺为例，在层间介质(ILD)层中形成导电插塞(CT)并进行化学机械抛光(CMP)工艺之后，由于设计厚度降低以及负载效应的关系，在用于EGA识别的对位标记处的层间介质层厚度较低，当后续在层间介质层上方通过图形化工艺形成金属层时，由于对准信号微弱，导致金属层和CT对准时出现偏差。
技术实现思路
本专利技术的目的在于提供一种半导体器件结构及其形成方法，以解决现有技术中由于对准信号微弱，导致金属层和CT对准时出现偏差的问题。为了解决现有技术中存在的问题，本专利技术提供了一种半本文档来自技高网...

【技术保护点】
1.一种半导体器件结构，其特征在于，包括：半导体基底，所述半导体基底上设置了有源区和隔离区，沿所述半导体基底依次叠加形成有层间介质层和图案化金属层，在所述层间介质层中形成有贯穿所述层间介质层的第一金属插塞以及第二金属插塞，所述第一金属插塞位于所述有源区，所述第二金属插塞位于所述隔离区，所述第二金属插塞为形成所述图案化金属层时的对位标记。

【技术特征摘要】
1.一种半导体器件结构，其特征在于，包括：半导体基底，所述半导体基底上设置了有源区和隔离区，沿所述半导体基底依次叠加形成有层间介质层和图案化金属层，在所述层间介质层中形成有贯穿所述层间介质层的第一金属插塞以及第二金属插塞，所述第一金属插塞位于所述有源区，所述第二金属插塞位于所述隔离区，所述第二金属插塞为形成所述图案化金属层时的对位标记。2.如权利要求1所述的半导体器件结构，其特征在于，所述第二金属插塞的深度大于所述第一金属插塞的深度。3.如权利要求2所述的半导体器件结构，其特征在于，所述第一金属插塞的深度为3100埃～3200埃；所述第二金属插塞的深度为3600埃～3800埃。4.如权利要求2所述的半导体器件结构，其特征在于，所述隔离区的半导体基底中设置有隔离结构，所述第二金属插塞位于所述隔离结构中。5.如权利要求4所述的半导体器件结构，其特征在于，所述隔离结构的深度为4200埃～4800埃。6.如权利要求2所述的半导体器件结构，其特征在于，所述第一金属插塞的深度与所述层间介质层的厚度相等。7.如权利要求1所述的半导体器件结构，其特征在于，所述层间介质层包括氧化物、氮化物和氮氧化物中的至少一种。8...

【专利技术属性】
技术研发人员：陈宏，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31