同时进行数据路径中计算操作的设备及方法技术

本发明专利技术包含用于同时进行数据路径中计算操作的设备及方法。一种设备可包含：存储器装置，其具有存储器单元阵列；及感测电路，其可选择地耦合到所述阵列。多个共享I/O线可经配置以将来自所述存储器单元阵列的数据移动到第一逻辑条带部分及第二逻辑条带部分以供用于与所述阵列相关联的数据路径中计算操作。在第一时间周期期间，所述第一逻辑条带部分可对从所述存储器单元阵列移动到所述第一逻辑条带部分的第一数据部分执行第一数目个操作，而所述第二逻辑条带部分对从所述存储器单元阵列移动到所述第二逻辑条带部分的第二数据部分执行第二数目个操作。

Equipment and Method for Simultaneously Computing Operations in Data Path

The present invention includes a device and a method for simultaneously performing computational operations in a data path. A device may include: a memory device having an array of memory units; and a sensing circuit selectively coupled to the array. A plurality of shared I/O lines may be configured to move data from the memory unit array to the first logical strip portion and the second logical strip portion for computing operations in the data path associated with the array. During the first time period, the first logical strip portion may perform a first number of operations on the first data portion that moves from the memory unit array to the first logical strip portion, while the second logical strip portion performs a second number of operations on the second data portion that moves from the memory unit array to the second logical strip portion.

【技术实现步骤摘要】
同时进行数据路径中计算操作的设备及方法
本专利技术大体来说涉及半导体存储器及方法，且更特定来说涉及用于同时进行数据路径中计算操作的设备及方法。
技术介绍
存储器装置通常被提供为计算机或其它电子系统中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性存储器及非易失性存储器。易失性存储器可需要电力以维持其数据(例如，主机数据、错误数据等)，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)及晶闸管随机存取存储器(TRAM)等等。非易失性存储器在不被供电时可通过存留所存储的数据而提供永久数据，且可包含NAND快闪存储器、NOR快闪存储器及电阻可变存储器(例如，相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)及磁阻式随机存取存储器(MRAM)(例如，自旋转矩转移随机存取存储器(STTRAM))等等。电子系统通常包含一定数目个处理资源(例如，一或多个处理器)，所述处理资源可检索并执行指令且将所执行指令的结果存储到适合位置。处理器可包括一定数目个功能单元，例如算术逻辑单元(ALU)电路、浮本文档来自技高网...

【技术保护点】
1.一种设备，其包括：存储器单元阵列(130)；感测电路(150)，其可选择地耦合到所述存储器单元阵列；控制器(140)，其与所述阵列相关联；及多个输入/输出I/O线(355、455)，其作为用于与所述阵列相关联的数据路径中计算操作的数据路径而被共享，其中：所述多个共享I/O线可选择地耦合到所述数据路径中的多个逻辑条带(150、350、450)且经配置以将数据从所述存储器单元阵列移动到所述多个逻辑条带；其中所述多个逻辑条带(150、350、450)包含第一逻辑条带部分(424‑A)及第二逻辑条带部分(424‑B)；且其中所述控制器经配置以在第一时间周期期间致使所述第一逻辑条带部分(424‑A)...

【技术特征摘要】
2017.06.19 US 15/626,7901.一种设备，其包括：存储器单元阵列(130)；感测电路(150)，其可选择地耦合到所述存储器单元阵列；控制器(140)，其与所述阵列相关联；及多个输入/输出I/O线(355、455)，其作为用于与所述阵列相关联的数据路径中计算操作的数据路径而被共享，其中：所述多个共享I/O线可选择地耦合到所述数据路径中的多个逻辑条带(150、350、450)且经配置以将数据从所述存储器单元阵列移动到所述多个逻辑条带；其中所述多个逻辑条带(150、350、450)包含第一逻辑条带部分(424-A)及第二逻辑条带部分(424-B)；且其中所述控制器经配置以在第一时间周期期间致使所述第一逻辑条带部分(424-A)对从所述存储器单元阵列移动到所述第一逻辑条带部分的第一数据部分执行第一数目个操作，而所述第二逻辑条带部分(424-B)对从所述存储器单元阵列移动到所述第二逻辑条带部分的第二数据部分执行第二数目个操作。2.根据权利要求1所述的设备，其中所述多个逻辑条带中的每一者各自包含多个计算组件，且其中所述多个逻辑条带包含第三逻辑条带部分，所述第三逻辑条带部分在所述第一时间周期期间对从所述存储器单元阵列移动到所述第一逻辑条带部分的第三数据部分执行第三数目个操作。3.根据权利要求1所述的设备，其中所述第一数目个操作与所述第二数目个操作相同。4.根据权利要求1所述的设备，其中所述第一数目个操作与所述第二数目个操作不同。5.根据权利要求1所述的设备，其中所述第一逻辑条带部分在第二时间周期期间对从所述存储器单元阵列移动到所述第一逻辑条带部分的第四数据部分执行所述第一数目个操作，且其中所述第二逻辑条带部分在所述第二时间周期期间对从所述存储器单元阵列移动到所述第二逻辑条带部分的第五数据部分执行所述第二数目个操作。6.一种设备，其包括：存储器单元阵列(130)；感测电路(150)，其可选择地耦合到所述存储器单元阵列；多个输入/输出I/O线(155、355、455)，其作为用于与所述阵列相关联的数据路径中计算操作的数据路径而被共享，其中所述多个I/O线将所述感测电路可选择地耦合到所述I/O线的所述数据路径中的多个逻辑条带；及控制器，其与所述阵列相关联，所述控制器经配置以：在第一时间周期期间引导来自所述阵列的第一行(425)中的第一子行(428)的数据及来自所述阵列的第二行(425)中的第一子行(428)的数据经由所述I/O线(155、355、455)移动到第一逻辑条带(424)；在第二时间周期期间引导来自所述阵列的所述第一行(425)中的第二子行(428)的数据及来自所述阵列的所述第二行(425)中的第二子行(428)的数据经由所述I/O线移动到第二逻辑条带，且使用所述第一逻辑条带(424)对来自所述阵列的所述第一行(425)中的所述第一子行(428)的所述数据及来自所述第二行(425)中的所述第一子行(428)的数据执行第一数目个操作；及在第二时间周期期间引导对来自所述阵列的所述第一行(425)中的所述第一子行(428)的所述数据及来自所述第二行(425)中的所述第一子行(428)的数据执行第二数目个操作，其中所述第一时间周期与所述第二时间周期至少部分地重叠。7.根据权利要求6所述的设备，其中第一逻辑条带部分包含所述第一逻辑条带且第二逻辑条带部分包含所述第二逻辑条带。8.根据权利要求7所述的设备，其中所述控制器进一步经配置以：通过在所述第一逻辑条带部分中的连续逻辑条带上执行所述第一数目个操作中的每一连续操作而引导使用所述第一逻辑条带部分执行所述第一数目个操作。9.根据权利要求7所述的设备，其中所述控制器进一步经配置以：通过在所述第二逻辑条带部分中的连续逻辑条带上执行所述第二数目个操作中的每一连续操作而引导使用所述第二逻辑条带部分执行所述第二数目个操作。10.根据权利要求7所述的设备，其中所述控制器进一步经配置以：通过在所述第二逻辑条带部分中的先前用于执行所述第二数目个操作中的一者的逻辑条带上执行所述第二数目个操作中的每一连续操作而引导使用所述第二逻辑条带部分执行所述第二数目个操作。11.根据权利要求6所述的设备，其中所述控制器进一步经配置以：引导来自所述阵列的所述第一行中的第三子行的数据及来自所述阵列的所述第二行中的第三子行的数据经由所述共享I/O线移动到第三逻辑条带，且使用所述第三逻辑条带在第三时间周期期间对来自所述阵列的所述第一行...

【专利技术属性】
技术研发人员：P·V·莱亚，G·E·胡申，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国,US