移位寄存器单元、栅极驱动电路、显示装置及驱动方法制造方法及图纸

本发明专利技术提供一种移位寄存器单元、栅极驱动电路、显示装置及驱动方法，涉及显示技术领域，用于减小移位寄存器单元输出信号的突变量。移位寄存器单元，包括：上拉节点；第一输出子电路，连接上拉节点、时钟信号端以及第一信号输出端，用于在上拉节点的控制下，将时钟信号端的信号传输至第一信号输出端；第二输出子电路，连接上拉节点、时钟信号端以及第二信号输出端，用于在上拉节点的控制下，将时钟信号端的信号传输至第二信号输出端；调压子电路，连接第一信号输入端、第一电压端以及第一信号输出端，用于在第一信号输入端的控制下，将第一电压端的信号传输至第一信号输出端，以拉低第一信号输出端输出的信号。

Shift Register Unit, Gate Drive Circuit, Display Device and Drive Method

The invention provides a shift register unit, a gate driving circuit, a display device and a driving method, which relates to the display technology field and is used to reduce the sudden change of the output signal of the shift register unit. The shift register unit includes: a pull-up node; a first output sub-circuit which connects the pull-up node, the clock signal terminal and the first signal output terminal to transmit the signal of the clock signal terminal to the first signal output terminal under the control of the pull-up node; and a second output sub-circuit which connects the pull-up node, the clock signal terminal and the second signal output terminal for the pull-up node. Under control, the signal of the clock signal terminal is transmitted to the second signal output terminal; the voltage regulator circuit connects the first signal input terminal, the first voltage terminal and the first signal output terminal to transmit the signal of the first voltage terminal to the first signal output terminal under the control of the first signal input terminal in order to pull down the signal of the first signal output terminal.

【技术实现步骤摘要】
移位寄存器单元、栅极驱动电路、显示装置及驱动方法
本专利技术涉及显示
，尤其涉及移位寄存器单元、栅极驱动电路、显示装置及驱动方法。
技术介绍
TFT-LCD(ThinFilmTransistorLiquidCrystalDisplay，薄膜晶体管-液晶显示器)因其具有体积小、功耗低、无辐射以及制作成本相对较低等特点，而越来越多地被应用于高性能显示领域当中。目前的TFT-LCD产品，包括栅极开关结构，受制作工艺和结构的显示，产品中不可避免的会存在寄生电容，寄生电容例如可以是存储电容Cst(像素电极和公共电极线交叠产生的电容)、液晶电容Clc(像素电极和公共电极交叠产生的电容)、交叠电容Cgs(栅极和源极交叠产生的电容)等，而寄生电容的存在，使得栅线上信号的突变会影响像素电极上信号的大小。现有技术中的移位寄存器单元向栅线输入的栅极扫描信号突然截止后，由于寄生电容耦合效应会引起像素电压的跳变，导致像素电极上的信号会出现拉动，导致像素电极上的信号受到影响。由于产品的显示亮度直接与加在像素电极上的电压有关，因此像素电极上的拉动会直接导致显示亮度发生改变，导致产品产生闪烁等不良，影响显示品质。
技术实现思路
本专利技术的实施例提供一种移位寄存器单元、栅极驱动电路、显示装置及驱动方法，用于减小移位寄存器单元输出信号的突变量。为达到上述目的，本专利技术的实施例采用如下技术方案：第一方面，提供一种移位寄存器单元，包括：上拉节点、第一输出子电路、第二输出子电路以及调压子电路；所述第一输出子电路，连接所述上拉节点、时钟信号端以及第一信号输出端，用于在所述上拉节点的控制下，将所述时钟信号端的信号传输至所述第一信号输出端；所述第二输出子电路，连接所述上拉节点、所述时钟信号端以及第二信号输出端，用于在所述上拉节点的控制下，将所述时钟信号端的信号传输至所述第二信号输出端；所述调压子电路，连接第一信号输入端、第一电压端以及所述第一信号输出端，用于在所述第一信号输入端的控制下，将所述第一电压端的信号传输至所述第一信号输出端，以拉低所述第一信号输出端输出的信号。可选的，所述移位寄存器单元还包括第一输入子电路；所述第一输入子电路连接第二信号输入端以及所述上拉节点，用于在所述第二信号输入端的控制下，将所述第二信号输入端的信号传输至所述上拉节点。可选的，所述移位寄存器单元还包括第二输入子电路；所述第二输入子电路，连接所述第三信号输入端、第二电压端以及所述上拉节点，用于在所述第三信号输入端的控制下，将所述第二电压端的信号传输至所述上拉节点。可选的，所述移位寄存器单元还包括初始化子电路；所述初始化子电路连接初始化信号端、第二电压端以及所述上拉节点，用于在所述初始化信号端的控制下，将所述第二电压端的信号传输至所述上拉节点。可选的，所述移位寄存器单元还包括复位子电路；所述复位子电路连接第三信号输入端、所述第一电压端以及所述第一信号输出端，用于在所述第三信号输入端的控制下，将所述第一电压端的信号传输至所述第一信号输出端。可选的，所述移位寄存器单元还包括第一下拉控制子电路；所述第一下拉控制子电路，连接所述上拉节点、第三电压端、第二电压端以及第一下拉节点，用于对所述第一下拉节点的电位进行控制。可选的，所述移位寄存器单元还包括第一下拉子电路和第二下拉子电路；所述第一下拉子电路，连接第一下拉节点、所述第一信号输出端以及所述第一电压端，用于在所述第一下拉节点的控制下，将所述第一电压端的信号传输至所述第一信号输出端；所述第二下拉子电路，连接所述第一下拉节点、所述第二信号输出端及第二电压端，用于在所述第一下拉节点的控制下，将所述第二电压端的信号传输至所述第二信号输出端。可选的，所述移位寄存器单元还包括第一降噪子电路；所述第一降噪子电路，连接第一下拉节点、所述上拉节点以及第二电压端，用于在所述第一下拉节点的控制下，将所述第二电压端的信号传输至所述上拉节点。可选的，所述移位寄存器单元包括第一下拉控制子电路的情况下，还包括第二下拉控制子电路；所述第二下拉控制子电路，连接所述上拉节点、第四电压端、所述第二电压端以及第二下拉节点，用于对所述第二下拉节点的电位进行控制。可选的，所述移位寄存器单元包括第一下拉子电路和第二下拉子电路的情况下，还包括第三下拉子电路和第四下拉子电路；所述第三下拉子电路，连接第二下拉节点、所述第一信号输出端以及所述第一电压端，用于在所述第二下拉节点的控制下，将所述第一电压端的信号传输至所述第一信号输出端；所述第四下拉子电路，连接所述第二下拉节点、所述第二信号输出端及所述第二电压端，用于在所述第二下拉节点的控制下，将所述第二电压端的信号传输至所述第二信号输出端。可选的，所述移位寄存器单元包括第一降噪子电路的情况下，还包括第二降噪子电路；所述第二降噪子电路，连接第二下拉节点、所述上拉节点以及所述第二电压端，用于在所述第二下拉节点的控制下，将所述第二电压端的信号传输至所述上拉节点。可选的，所述第一输出子电路包括第一晶体管和存储电容；所述第一晶体管的栅极连接所述上拉节点，所述第一晶体管的第一极连接所述时钟信号端，所述第一晶体管的第二极连接所述第一信号输出端；所述存储电容的第一端连接所述上拉节点和所述第一晶体管的栅极，所述存储电容的第二端连接所述第一晶体管的第二极和所述第一信号输出端；所述第二输出子电路包括第二晶体管，所述第二晶体管的栅极连接所述上拉节点和所述存储电容的第一端，所述第二晶体管的第一极连接所述时钟信号端，所述第二晶体管的第二极连接所述第二信号输出端；所述调压子电路包括第三晶体管、第四晶体管和第五晶体管；所述第三晶体管的栅极连接所述第一信号输入端，所述第三晶体管的第一极连接所述第四晶体管的栅极，所述第三晶体管的第二极连接所述第一信号输入端；所述第四晶体管的第一极连接所述第五晶体管的栅极，所述第四晶体管的第二极连接所述第一信号输入端；所述第五晶体管的第一极连接所述第一信号输出端，所述第五晶体管的第二极连接所述第一电压端。可选的，所述移位寄存器单元包括第一输入子电路的情况下，所述第一输入子电路包括第六晶体管，所述第六晶体管的栅极连接所述第二信号输入端，所述第六晶体管的第一极连接所述第二信号输入端，所述第六晶体管的第二极连接所述上拉节点。可选的，所述移位寄存器单元包括第二输入子电路的情况下，所述第二输入子电路包括第七晶体管，所述第七晶体管的栅极连接所述第三信号输入端，所述第七晶体管的第一极连接所述上拉节点，所述第六晶体管的第二极连接所述第二电压端。可选的，所述移位寄存器单元包括初始化子电路的情况下，所述初始化子电路包括第八晶体管，所述第八晶体管的栅极连接所述初始化信号端，所述第八晶体管的第一极连接所述上拉节点，所述第八晶体管的第二极连接所述第二电压端。可选的，所述移位寄存器单元包括复位子电路的情况下，所述复位子电路包括第九晶体管，所述第九晶体管的栅极连接所述第三信号输入端，所述第九晶体管的第一极连接所述第一信号输出端，所述第九晶体管的第二极连接所述第一电压端。可选的，所述移位寄存器单元包括第一下拉控制子电路的情况下，所述第一下拉子电路包括第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管；所述第十晶体管的栅极连接所述第三电压端，所述第十晶体管的第一极连本文档来自技高网...

【技术保护点】
1.一种移位寄存器单元，其特征在于，包括：上拉节点、第一输出子电路、第二输出子电路以及调压子电路；所述第一输出子电路，连接所述上拉节点、时钟信号端以及第一信号输出端，用于在所述上拉节点的控制下，将所述时钟信号端的信号传输至所述第一信号输出端；所述第二输出子电路，连接所述上拉节点、所述时钟信号端以及第二信号输出端，用于在所述上拉节点的控制下，将所述时钟信号端的信号传输至所述第二信号输出端；所述调压子电路，连接第一信号输入端、第一电压端以及所述第一信号输出端，用于在所述第一信号输入端的控制下，将所述第一电压端的信号传输至所述第一信号输出端，以拉低所述第一信号输出端输出的信号。

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括：上拉节点、第一输出子电路、第二输出子电路以及调压子电路；所述第一输出子电路，连接所述上拉节点、时钟信号端以及第一信号输出端，用于在所述上拉节点的控制下，将所述时钟信号端的信号传输至所述第一信号输出端；所述第二输出子电路，连接所述上拉节点、所述时钟信号端以及第二信号输出端，用于在所述上拉节点的控制下，将所述时钟信号端的信号传输至所述第二信号输出端；所述调压子电路，连接第一信号输入端、第一电压端以及所述第一信号输出端，用于在所述第一信号输入端的控制下，将所述第一电压端的信号传输至所述第一信号输出端，以拉低所述第一信号输出端输出的信号。2.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括第一输入子电路；所述第一输入子电路连接第二信号输入端以及所述上拉节点，用于在所述第二信号输入端的控制下，将所述第二信号输入端的信号传输至所述上拉节点；和/或，所述移位寄存器单元还包括第二输入子电路；所述第二输入子电路，连接所述第三信号输入端、第二电压端以及所述上拉节点，用于在所述第三信号输入端的控制下，将所述第二电压端的信号传输至所述上拉节点；和/或，所述移位寄存器单元还包括初始化子电路；所述初始化子电路连接初始化信号端、第二电压端以及所述上拉节点，用于在所述初始化信号端的控制下，将所述第二电压端的信号传输至所述上拉节点；和/或，所述移位寄存器单元还包括复位子电路；所述复位子电路连接第三信号输入端、所述第一电压端以及所述第一信号输出端，用于在所述第三信号输入端的控制下，将所述第一电压端的信号传输至所述第一信号输出端。3.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括第一下拉控制子电路；所述第一下拉控制子电路，连接所述上拉节点、第三电压端、第二电压端以及第一下拉节点，用于对所述第一下拉节点的电位进行控制；和/或，所述移位寄存器单元还包括第一下拉子电路和第二下拉子电路；所述第一下拉子电路，连接第一下拉节点、所述第一信号输出端以及所述第一电压端，用于在所述第一下拉节点的控制下，将所述第一电压端的信号传输至所述第一信号输出端；所述第二下拉子电路，连接所述第一下拉节点、所述第二信号输出端及第二电压端，用于在所述第一下拉节点的控制下，将所述第二电压端的信号传输至所述第二信号输出端；和/或，所述移位寄存器单元还包括第一降噪子电路；所述第一降噪子电路，连接第一下拉节点、所述上拉节点以及第二电压端，用于在所述第一下拉节点的控制下，将所述第二电压端的信号传输至所述上拉节点。4.根据权利要求3所述的移位寄存器单元，其特征在于，所述移位寄存器单元包括第一下拉控制子电路的情况下，还包括第二下拉控制子电路；所述第二下拉控制子电路，连接所述上拉节点、第四电压端、所述第二电压端以及第二下拉节点，用于对所述第二下拉节点的电位进行控制；和/或，所述移位寄存器单元包括第一下拉子电路和第二下拉子电路的情况下，还包括第三下拉子电路和第四下拉子电路；所述第三下拉子电路，连接第二下拉节点、所述第一信号输出端以及所述第一电压端，用于在所述第二下拉节点的控制下，将所述第一电压端的信号传输至所述第一信号输出端；所述第四下拉子电路，连接所述第二下拉节点、所述第二信号输出端及所述第二电压端，用于在所述第二下拉节点的控制下，将所述第二电压端的信号传输至所述第二信号输出端；和/或，所述移位寄存器单元包括第一降噪子电路的情况下，还包括第二降噪子电路；所述第二降噪子电路，连接第二下拉节点、所述上拉节点以及所述第二电压端，用于在所述第二下拉节点的控制下，将所述第二电压端的信号传输至所述上拉节点。5.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一输出子电路包括第一晶体管和存储电容；所述第一晶体管的栅极连接所述上拉节点，所述第一晶体管的第一极连接所述时钟信号端，所述第一晶体管的第二极连接所述第一信号输出端；所述存储电容的第一端连接所述上拉节点和所述第一晶体管的栅极，所述存储电容的第二端连接所述第一晶体管的第二极和所述第一信号输出端；所述第二输出子电路包括第二晶体管，所述第二晶体管的栅极连接所述上拉节点和所述存储电容的第一端，所述第二晶体管的第一极连接所述时钟信号端，所述第二晶体管的第二极连接所述第二信号输出端；所述调压子电路包括第三晶体管、第四晶体管和第五晶体管；所述第三晶体管的栅极连接所述第一信号输入端，所述第三晶体管的第一极连接所述第四晶体管的栅极，所述第三晶体管的第二极连接所述第一信号输入端；所述第四晶体管的第一极连接所述第五晶体管的栅极，所述第四晶体管的第二极连接所述第一信号输入端；所述第五晶体管的第一极连接所述第一信号输出端，所述第五晶体管的第二极连接所述第一电压端。6.根据权利要求2所述的移位寄存器单元，其特征在于，所述移位寄存器单元包括第一输入子电路的情况下，所述第一输入子电路包括第六晶体管，所述第六晶体管的栅极连接所述第二信号输入端，所述第六晶体管的第一极连接所述第二信号输入端，所述第六晶体管的第二极连接所述上拉节点；和/或，所述移位寄存器单元包括第二输入子电路的情况下，所述第二输入子电路包括第七晶体管，所述第七晶体管的栅极连接所述第三信号输入端，所述第七晶体管的第一极连接所述上拉节点，所述第六晶体管的第二极连接所述第二电压端；和/或，所述移位寄存器单元包括初始化子电路的情况下，所述初始化子电路包括第八晶体管，所述第八晶体管的栅极连接所述初始化信号端，所述第八晶体管的第一极连接所述上拉节点，所述第八晶体管的第二极连接所述第二电压端；和/或，所述移位寄存器单元包括复位子电路的情况下，所述复位子电路包括第九晶体管，所述第九晶体管的栅极连接所述第三信号输入端，所述第九晶体...

【专利技术属性】
技术研发人员：谢勇贤，王慧，邹宜峰，
申请(专利权)人：合肥鑫晟光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：安徽,34