对FPGA配置数据进行升级的电路制造技术

本实用新型专利技术提供了一种对FPGA配置数据进行升级的电路，包括：一个封装体，其内部包含有至少一个存储器单元，以及一个控制器单元，所述控制器单元连接到存储器单元，包括JTAG处理电路、存储器控制电路、配置控制电路、存储器控制切换电路、版本切换控制电路、重注数据接收与传输电路。由于对电路中控制单元结构的改进，只需要将FPGA以及本电路芯片配合使用，即可完成FPGA的配码重注和配码版本切换，无需额外的元器件，减少了系统的硬件开销。

Circuit for Upgrading FPGA Configuration Data

The utility model provides a circuit for upgrading the configuration data of the FPGA, including a package, which contains at least one memory unit and a controller unit connected to the memory unit, including a JTAG processing circuit, a memory control circuit, a configuration control circuit, a memory control switching circuit and a version switching control circuit. The circuit of receiving and transmitting data of circuit and re-injection. Because of the improvement of the control unit structure in the circuit, only the combination of the FPGA and the circuit chip can complete the code re-injection and code version switching of the FPGA without additional components, which reduces the hardware overhead of the system.

【技术实现步骤摘要】
对FPGA配置数据进行升级的电路
本技术涉及FPGA(FieldProgrammableGateArray，现场可编程门阵列)领域，尤其涉及一种对FPGA配置数据进行升级的电路。
技术介绍
由于其优良的灵活性和通用性，FPGA在航天装备、小卫星等领域获得日益广泛的应用。其中，使用最为广泛的是SRAM(StaticRandomAccessMemory，静态随机存储器)型FPGA，即在FPGA芯片内部使用SRAM阵列来储存FPGA的配置码流(bitstream、configurationbitstream，简称配码)信息，该配置信息定义了FPGA的芯片功能。由于SRAM是易失型存储器，SRAM型FPGA在掉电后就会丢失其全部配置信息，因此，在实际的FPGA应用系统中，一般将FPGA配码存储在另外的EEPROM、PROM或其他非易失存储器中，上述存储器统称为配置存储器(ConfigurationMemory、ConfigurationPROM)。每次系统上电后，配置存储器中存储的配码数据被读取至FPGA中，这一读取配码的过程称为FPGA的加载或者配置(Configuration)。配置完成后，FPGA即开始执行用户所定义的功能。在典型的FPGA应用系统中，一般使用专用的PROM存储器芯片对FPGA进行加载配置，PROM芯片本身具备JTAG接口，可以从上位机通过JTAG下载线对PROM进行读写擦等操作，这一过程称为在系统编程(ISP，In-SystemProgramming)。从上位机经ISP链路完成对PROM中数据的更新之后，对系统下电并重新上电，上电后FPGA会自动读取PROM中的数据，完成自身的初始化，PROM与FPGA配合完成FPGA的上电配置加载。在系统开发调试期间，用户能够十分方便地修改PROM中的数据、更新FPGA的配码，进而更新FPGA的功能。然而，对于航天及卫星应用而言，此种应用方式也有明显的弊端：1、卫星装配完成、整星合盖之后，对PROM中的数据进行修改就变得十分困难、甚至不可能；如果出于任务需求而一定要在整星合盖后对PROM中的数据进行修改更新，则常常需要预留JTAG连接线以及相应的接口，这会使系统开发变得更加复杂；2、卫星发射升空后，就无法再对PROM中的数据进行更新，这意味着FPGA只能固定地加载已经固化在PROM中的配码，无法对FPGA的功能进行更新升级换代。为了克服上述缺陷，领域内的工程技术人员已经进行了大量的相关工作；围绕着FPGA的配码升级这一主题，有研究人员通过采用基板管理控制器作为控制器单元来更新Flash存储器中存储的FPGA配置文件，从而进行FPGA配置更，但该方案需要使用更多的电路单元，这会增加电路系统的重量、增加系统复杂度；并且该方法不能同时支持多个版本配码，每更新一次Flash存储器中的数据，FPGA只能获得一个新配码；还有技术人员采用FPGA和2个配置单元，FPGA芯片对配置单元的状态保持器、电子开关进行控制，从上位机或远端设备接收配置数据并将配置数据写入存储器中，但该方案需要2个配置单元，电路复杂度高，占用更多电路板面积，系统重量更大；并且2个配置单元只能保存2个版本的设计配码，不支持更多版本的配码。
技术实现思路
(一)要解决的技术问题本技术提供了一种对FPGA配置数据进行升级的电路，以至少部分解决以上所提出的技术问题。(二)技术方案根据本技术的一个方面，提供了一种对FPGA配置数据进行升级的电路，包括：一个封装体，其内部包含有至少一个存储器单元，以及一个控制器单元，其中，所述控制器单元连接到存储器单元，包括：JTAG处理电路、存储器控制电路、配置控制电路、存储器控制切换电路、版本切换控制电路、重注数据接收与传输电路。在本技术一些实施例中，所述JTAG处理电路包括JTAG接口电路以及第一操作数据处理电路，通过JTAG接口电路连接到上位机；其中，所述JTAG接口电路包括JTAG时钟接口、JTAG模式接口及JTAG数据输入输出接口多个接口电路；所述第一操作数据处理电路包括操作指令检测提取及输出子电路、操作目标地址检测提取及输出子电路、操作响应握手信号输出子电路、第一数据输入输出子电路。在本技术一些实施例中，所述存储器控制电路连接到JTAG处理电路，包括第二操作数据处理电路、第一存储器操作电路、第一读数据电路及第一版本切换选择电路；其中，所述第二操作数据处理电路连接到第一操作数据处理电路，包括操作指令接收子电路、操作目标地址接收子电路、操作响应握手信号接收子电路、第二数据输入输出子电路；所述第一存储器操作电路包括存储器片选输出子电路、存储器工作时钟输出子电路及存储器读写数据子电路；所述第一读数据电路包括读数据输出子电路及读数据请求接收子电路；所述第一版本切换选择电路包括切换版本目标地址接收子电路及切换版本请求接收子电路。在本技术一些实施例中，所述配置控制电路连接到存储器控制电路，包括第二读数据电路及FPGA配置电路，其中，所述第二读数据电路连接到第一读数据电路，包括读数据接收子电路及读数据使能子电路；所述FPGA配置电路连接到FPGA配置接口。在本技术一些实施例中，所述版本切换控制电路连接到存储器控制电路，包括第二版本切换选择电路及第一版本切换配置电路，其中，所述第二版本切换选择电路连接到第一版本切换选择电路，包括切换版本目标地址发送子电路及切换版本使能子电路；所述版本切换配置电路连接到通信接口，包括版本切换片选子电路，版本切换时钟子电路及版本切换读写数据子电路。在本技术一些实施例中，所述重注数据接收与传输电路连接到存储器控制切换电路的存储器选择电路及通信接口，包括第二存储器操作电路，其包括第二存储器片选子电路，第二存储器时钟子电路及第二存储器读写数据子电路。在本技术一些实施例中，所述重注数据接收与传输电路为SPI直通电路，存储单元为SPIFlash存储器芯片。在本技术一些实施例中，所述存储器控制切换电路连接到存储器控制电路与至少一个存储器单元，包括与至少一个存储器单元对应的存储器选择与读写控制电路、第三存储器操作电路以及第四存储器操作电路；其中，所述存储器选择与读写控制电路包括存储器选择电路及至少一个存储器读写控制电路，所述存储器读写控制电路与存储器单元一一对应；所述第三存储器操作电路连接到存储器控制电路的第一存储器操作电路，包括存储器片选接收子电路、存储器工作时钟接收子电路及存储器读写数据子电路；所述第四存储器操作电路连接到重注数据接收与传输电路的第二存储器操作电路，第一存储器片选子电路，第一存储器时钟子电路、第一存储器读写数据子电路及存储器工作模式切换子电路。在本技术一些实施例中，封装体的封装形式包括：QFP、QFN、PGA、BGA类型。(三)有益效果从上述技术方案可以看出，本技术对FPGA配置数据进行升级的电路至少具有以下有益效果其中之一：(1)由于对电路中控制单元结构的改进，只需要将FPGA以及本电路芯片配合使用，即可完成FPGA的配码重注和配码版本切换，无需额外的元器件，相比于传统方法，减少了系统的硬件开销；(2)在航天应用中，当航天器发射升空后，仍然可以通过代码更新的数据通路，方便地对F本文档来自技高网...

【技术保护点】
1.一种对FPGA配置数据进行升级的电路，其特征是，包括：一个封装体，其内部包含有至少一个存储器单元，以及一个控制器单元，其中，所述控制器单元连接到存储器单元，包括：JTAG处理电路、存储器控制电路、配置控制电路、存储器控制切换电路、版本切换控制电路、重注数据接收与传输电路。

【技术特征摘要】
1.一种对FPGA配置数据进行升级的电路，其特征是，包括：一个封装体，其内部包含有至少一个存储器单元，以及一个控制器单元，其中，所述控制器单元连接到存储器单元，包括：JTAG处理电路、存储器控制电路、配置控制电路、存储器控制切换电路、版本切换控制电路、重注数据接收与传输电路。2.根据权利要求1所述的电路，其特征是，所述JTAG处理电路包括JTAG接口电路以及第一操作数据处理电路，通过JTAG接口电路连接到上位机；其中，所述JTAG接口电路包括JTAG时钟接口、JTAG模式接口及JTAG数据输入输出接口多个接口电路；所述第一操作数据处理电路包括操作指令检测提取及输出子电路、操作目标地址检测提取及输出子电路、操作响应握手信号输出子电路、第一数据输入输出子电路。3.根据权利要求1所述的电路，其特征是，所述存储器控制电路连接到JTAG处理电路，包括第二操作数据处理电路、第一存储器操作电路、第一读数据电路及第一版本切换选择电路；其中，所述第二操作数据处理电路连接到第一操作数据处理电路，包括操作指令接收子电路、操作目标地址接收子电路、操作响应握手信号接收子电路、第二数据输入输出子电路；所述第一存储器操作电路包括存储器片选输出子电路、存储器工作时钟输出子电路及存储器读写数据子电路；所述第一读数据电路包括读数据输出子电路及读数据请求接收子电路；所述第一版本切换选择电路包括切换版本目标地址接收子电路及切换版本请求接收子电路。4.根据权利要求1所述的电路，其特征是，所述配置控制电路连接到存储器控制电路，包括第二读数据电路及FPGA配置电路，其中，所述第二读数据电路连接到第一读数据电路，包括读数据接收子电路及读数据使能子电路；所述FPGA配置电...

【专利技术属性】
技术研发人员：谢元禄，刘明，张坤，呼红阳，霍长兴，刘璟，毕津顺，王艳，卢年端，
申请(专利权)人：中国科学院微电子研究所，
类型：新型
国别省市：北京,11