纳米带的制备方法技术

本发明专利技术涉及一种纳米带的制备方法，包括以下步骤：提供一基板，在基板表面设置一半导体薄膜，在半导体薄膜表面设置间隔的条状掩模块，厚度为H，间隔距离为L；向半导体薄膜表面沉积第一薄膜层，第一薄模层的厚度为D，沉积方向与条状掩模块的厚度方向夹角为θ1，且θ1

【技术实现步骤摘要】
纳米带的制备方法
本专利技术涉及微纳加工
，特别涉及一种纳米带的制备方法。
技术介绍
现有技术在制备小尺寸的结构时，如果通过直接加工的方法，加工尺寸多数由加工设备的性能决定。而直接加工出细槽小于10nm的结构，已经超出了绝大多数设备的极限。即便可以加工，成本和成品率也不容易控制。而若想得到小的微细结构，常规的方法如蒸发剥离或刻蚀方法等都要先由光刻胶得到小尺寸的结构，然后再基于此结构进行后续的加工。但是，这些方法的问题在于：首先，小尺寸的光刻胶很难实现，过厚的胶本身很难立住，容易倒塌，过薄的胶很难实现图形转移；其次，剥离或者刻蚀过程会对光刻胶有影响，导致光刻胶的残留，对后续结构产生影响。同时，采用上述小尺寸结构制备的产品也会相应受到限制，如薄膜晶体管等。
技术实现思路
有鉴于此，确有必要提供一种方法简单、易操作的纳米带的制备方法。一种纳米带的制备方法，其包括以下步骤：提供一基板，在所述基板的表面设置一半导体薄膜，在所述半导体薄膜的表面设置间隔的条状掩模块，条状掩模块的厚度为H，相邻条状掩模块的间隔距离为L，设定该条状掩模块远离半导体薄膜的表面为第一区域，该条状掩模块的侧表面为第二区域本文档来自技高网...

【技术保护点】
1.一种纳米带的制备方法，其包括以下步骤：提供一基板，在所述基板的表面设置一半导体薄膜，在所述半导体薄膜的表面设置间隔的条状掩模块，条状掩模块的厚度为H，相邻条状掩模块的间隔距离为L，设定该条状掩模块远离半导体薄膜的表面为第一区域，该条状掩模块的侧表面为第二区域，相邻条状掩模块之间暴露的半导体薄膜的表面为第三区域；向设置有条状掩模块的半导体薄膜表面沉积一第一薄膜层，该第一薄模层的厚度为D，并使得沉积方向与条状掩模块的厚度方向夹角为θ1，且θ1

【技术特征摘要】
1.一种纳米带的制备方法，其包括以下步骤：提供一基板，在所述基板的表面设置一半导体薄膜，在所述半导体薄膜的表面设置间隔的条状掩模块，条状掩模块的厚度为H，相邻条状掩模块的间隔距离为L，设定该条状掩模块远离半导体薄膜的表面为第一区域，该条状掩模块的侧表面为第二区域，相邻条状掩模块之间暴露的半导体薄膜的表面为第三区域；向设置有条状掩模块的半导体薄膜表面沉积一第一薄膜层，该第一薄模层的厚度为D，并使得沉积方向与条状掩模块的厚度方向夹角为θ1，且θ1<tan-1(L/H)；改变沉积方向，向设置有条状掩模块的半导体薄膜表面沉积一第二薄膜层，使得沉积方向与条状掩模块的厚度方向夹角为θ2，θ2<tan-1[L/(H+D)]，且所述第一薄膜层和第二薄膜层覆盖整个第二区域，并使得0<L-Htanθ1-(H+D)tanθ2<10nm，则该第一薄膜层与第二薄膜层在第三区域内部分重叠；去除条状掩模块，得到部分重叠设置的第一薄膜层和第二薄膜层；干法刻蚀所述第一薄膜层及第二薄膜层，使非重叠区域全部被刻蚀，重叠区域仅部分被刻蚀，得到一纳米微结构，该纳米微结构的宽度与重叠区域的宽度相同；以所述纳米级微结构为掩模刻蚀所述半导体薄膜，得到一纳米带。2.如权...

【专利技术属性】
技术研发人员：陈墨，张立辉，李群庆，范守善，
申请(专利权)人：清华大学，鸿富锦精密工业深圳有限公司，
类型：发明
国别省市：北京,11