Ga2O3基MOSFET器件的外延层转移方法技术

本申请涉及半导体器件技术领域，提供了一种Ga2O3基MOSFET器件的外延层转移方法，外延层自下而上包括牺牲层、缓冲层、势垒层、钝化层和保护层，所述牺牲层制备在衬底层上方；所述外延层转移方法包括：根据光刻版图对所述外延层的无源区域进行选区曝光显影；在氟基刻蚀条件下刻蚀已选区曝光显影的无源区域下方的保护层和钝化层；在氯基刻蚀条件下刻蚀所述已选区曝光显影的无源区域下方的势垒层和缓冲层；以及采用化学腐蚀液蚀刻所述衬底层上方的牺牲层。所述外延层转移方法能够减小器件的纵向尺寸，提高器件的散热性能。

【技术实现步骤摘要】
Ga2O3基MOSFET器件的外延层转移方法
本专利技术涉及半导体器件
，具体涉及一种Ga2O3基MOSFET器件的外延层转移方法。
技术介绍
现有的Ga2O3基MOSFET器件的厚度大都在十几微米以内，器件连同衬底材料的纵向尺寸基本在500微米以上，并且衬底材料一般为散热能力较差的蓝宝石或者自支撑Ga2O3材料，使得器件的散热问题非常严重，这大大限制了Ga2O3基MOSFET器件的发展。因此，有必要提供一种能够显著减小器件的纵向尺寸，并提高器件散热效率的工艺方法。
技术实现思路
为了解决现有技术中存在的上述问题，本专利技术提供了一种Ga2O3基MOSFET器件的外延层转移方法。本专利技术要解决的技术问题通过以下技术方案实现：本申请提供了一种Ga2O3基MOSFET器件的外延层转移方法，外延层自下而上包括牺牲层、缓冲层、势垒层、钝化层和保护层，牺牲层制备在衬底层上方；外延层转移方法包括：根据光刻版图对外延层的无源区域进行选区曝光显影；在氟基刻蚀条件下刻蚀已选区曝光显影的无源区域下方的保护层和钝化层；在氯基刻蚀条件下刻蚀已选区曝光显影的无源区域下方的势垒层和缓冲层；以及采用化学腐蚀液蚀刻衬底层上方的牺牲层。在一个优选例中，在根据光刻版图对无源区域进行选区曝光显影之前，还包括：在衬底层上方依次制备牺牲层、缓冲层和势垒层；在势垒层上方制备源电极和漏电极；在源电极、漏电极和有源区势垒层上方制备钝化层；在钝化层上方制备栅电极；在、栅电极和栅电极区域以外的钝化层上方制备保护层；在保护层上光刻金属互联开孔区，依次刻蚀掉互联开孔区的保护层和钝化层，；以及在金属互联开孔区和未开孔刻蚀的保护层上光刻金属互联区域，并利用电子束蒸发工艺制作金属互联，用于引出源电极和漏电极，完成器件制备。在一个优选例中，衬底层为蓝宝石，牺牲层为SiO2，缓冲层为掺Fe的Ga2O3，势垒层为Ga2O3，钝化层为Al2O3。在一个优选例中，根据光刻版图对外延层的无源区域进行选区曝光显影的图形为矩形。在一个优选例中，在势垒层上方制备源电极和漏电极，包括：对势垒层中的源电极欧姆接触区域和漏电极欧姆接触区域进行施主元素注入掺杂；在N2氛围中对掺杂的势垒层进行热退火；刻蚀掺杂的势垒层表层厚度为20～60nm的区域；通过金属淀积和退火制备源电极和漏电极。在一个优选例中，在势垒层上方制备钝化层之前，包括：对势垒层进行刻蚀以形成电隔离区域。与现有技术相比，本专利技术的有益效果：本专利技术提供了一种Ga2O3基MOSFET器件的外延层转移方法，该外延层转移方法能够简单高效地将外延层与衬底分离开来，不会对外延层造成损坏，保持器件完整性的同时，减小了器件的纵向尺寸，为器件的散热创造了新的工程实现条件。进一步地，本专利技术采用从外延层表面到牺牲层自上而下的干法刻蚀技术形成刻蚀通道，通过刻蚀通道对牺牲层进行刻蚀，从而实现外延层的转移。该方法使用无机酸HF酸作为刻蚀溶液，采用单层的SiO2材料作为牺牲层，使得操作更加简单快捷，工艺实现更为方便。此外，外延层上旋涂有光刻胶，并且光刻胶的横向范围和纵向厚度足够大，能够保护保护层和钝化层不会被HF溶液破坏，器件有源区域不受HF溶液腐蚀，从而保持器件结构的完整性。可以理解，在本专利技术范围内中，本专利技术的上述各技术特征和在下文(如实施方式和例子)中具体描述的各技术特征之间都可以互相组合，从而构成新的或优选的技术方案。限于篇幅，在此不再一一累述。附图说明图1为本专利技术实施方式中一种Ga2O3基MOSFET器件的外延层转移方法的流程示意图；图2为本专利技术实施方式中一种外延层转移过程中外延层有源区的结构示意图；图3为本专利技术实施方式中一种外延层转移过程中外延层无源区的结构示意图。具体实施方式在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。本申请涉及的术语解释：ICP工艺：感应耦合等离子刻蚀工艺RIE工艺；反应离子刻蚀工艺为使本专利技术的目的、技术方案和优点更加清楚，下面结合具体实施例对本专利技术做进一步详细的描述，但本专利技术的实施方式不限于此。本申请的第一实施方式涉及一种Ga2O3基MOSFET器件的外延层转移方法。外延层自下而上包括牺牲层、缓冲层、势垒层、钝化层和保护层，牺牲层制备在衬底层上方；一种外延层转移过程中外延层有源区的结构示意图如图2所示，一种外延层转移过程中外延层无源区的结构示意图如图3所示。优选地，衬底层为蓝宝石衬底，牺牲层为SiO2，缓冲层为掺Fe的Ga2O3，势垒层为Ga2O3，钝化层为Al2O3；优选地，牺牲层的厚度为2μm，缓冲层的厚度为1.3μm，势垒层的厚度为200nm，保护层的厚度为50nm，钝化层的厚度为10nm。如图1所示，所述外延层转移方法包括以下步骤：步骤101：根据光刻版图对所述外延层的无源区域进行曝光显影；优选地，步骤101包括：在外延层上旋涂光刻胶，并按照光刻版图的图形对光刻胶进行选区曝光显影，以暴露出外延层的部分无源区域。可以理解，曝光显影的区域可以是位于无源区内的任意形状，比如圆形、矩形、多边形或者其它组合形状，原则上曝光显影的区域越大器件表面到达牺牲层表面的通道越宽，越有利于后续的腐蚀操作，但是曝光显影的区域过大可能导致器件有源区遭到破坏。优选地选区曝光显影的区域为距器件有源区较远的矩形区域。此后进入步骤102：在氟基刻蚀条件下刻蚀已选区曝光显影的无源区域的保护层和钝化层；此后进入步骤103：在氯基刻蚀条件下刻蚀所述已选区曝光显影的无源区域的势垒层和缓冲层；优选地，步骤102和步骤103包括：采用ICP工艺或者RIE工艺，在氟基刻蚀条件下刻蚀外延层部分无源区域的保护层和钝化层，以及在氯基刻蚀条件下刻蚀缓冲层和势垒层，以使刻蚀区域的牺牲层暴露出来。优选地，氟基刻蚀条件为：腔体压力为3～8mTorr(优选5mTorr)，CF4为30～60sccm(优选45sccm)，O2为4～12sccm(优选5sccm)，衬片温度为10～30℃(优选20℃)，上电极功率为150～300(优选200W)，下电极功率为10～40W(优选15W)。其中，上电极为ICP刻蚀机的ICPpower电极，用于产生等离子体；下电极为ICP刻蚀机的RFpower电极，用于给等离子体提供能量。氯基刻蚀条件为：腔体压力为3～8mTorr(优选5mTorr)，BCl3为10～30sccm(优选20sccm)，Ar为5～20sccm(优选8sccm)，衬片温度为10～30℃(优选20℃)，上电极功率0W，下电极功率为10～200W(优选100W)。此后进入步骤104：采用化学腐蚀液蚀刻和移除衬底层上方的牺牲层。优选地，步骤104包括：将所述外延层在HF溶液中漂洗预定的时间，HF溶液通过外延层上的刻蚀通道来腐蚀衬底层上方的牺牲层，以使外延层与衬底分离。在一个实施例中，HF溶液质量分数为8～20％，优选为10％；漂洗时间为30分钟；HF溶液温度为20～50℃，优选为20℃。在一个实施例中，在步骤101之前，还包括：在衬底上方依次制备牺牲层、缓冲层和势垒层；在势垒层上方制备源电极和漏电极；在势垒层上方制备钝化层；在钝化层本文档来自技高网...

【技术保护点】
1.一种Ga2O3基MOSFET器件的外延层转移方法，其特征在于，外延层自下而上包括牺牲层、缓冲层、势垒层、钝化层和保护层，所述牺牲层制备在衬底层上方；所述外延层转移方法包括：根据光刻版图对所述外延层的无源区域进行选区曝光显影；在氟基刻蚀条件下刻蚀已选区曝光显影的无源区域下方的保护层和钝化层；在氯基刻蚀条件下刻蚀所述已选区曝光显影的无源区域下方的势垒层和缓冲层；以及采用化学腐蚀液蚀刻所述衬底层上方的牺牲层。

【技术特征摘要】
1.一种Ga2O3基MOSFET器件的外延层转移方法，其特征在于，外延层自下而上包括牺牲层、缓冲层、势垒层、钝化层和保护层，所述牺牲层制备在衬底层上方；所述外延层转移方法包括：根据光刻版图对所述外延层的无源区域进行选区曝光显影；在氟基刻蚀条件下刻蚀已选区曝光显影的无源区域下方的保护层和钝化层；在氯基刻蚀条件下刻蚀所述已选区曝光显影的无源区域下方的势垒层和缓冲层；以及采用化学腐蚀液蚀刻所述衬底层上方的牺牲层。2.根据权利要求1所述的Ga2O3基MOSFET器件的外延层转移方法，其特征在于，在所述根据光刻版图对无源区域进行选区曝光显影之前，还包括：在所述衬底层上方依次制备所述牺牲层、所述缓冲层和所述势垒层；在所述势垒层上方制备源电极和漏电极；在所述源电极、所述漏电极和所述有源区势垒层上方制备所述钝化层；在所述钝化层上方制备栅电极；在所述、所述栅电极和所述栅电极区域以外的钝化层上方制备所述保护层；在所述保护层上光刻金属互联开孔区，依次刻蚀掉互联开孔区的保护层和钝化层，；以及在金属互联开孔区和未开孔刻蚀的保护层上光刻金属互联...

【专利技术属性】
技术研发人员：马晓华，张新创，杜佳乐，马佩军，朱青，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61