晶片级封装及其制造方法技术

适用本发明专利技术的晶片级封装，能够包括：基板，包括焊板以及第一保护堤，在一侧面配置有多个电路图案部；印刷电路基板，配置有多个连接板、第二保护堤以及导通孔；以及连接部，与配置在上述印刷电路基板上的上述多个连接板中的一部分以及上述第二保护堤连接。通过适用本发明专利技术的晶片级封装及其制造方法，能够提升设计自由度并提升晶片级封装的可靠性。此外，通过本发明专利技术，能够在布线设计过程中省略桥接工程并借此简化制造工程并实现元件大小的小型化。

【技术实现步骤摘要】
晶片级封装及其制造方法
本专利技术涉及一种晶片级封装及其制造方法。
技术介绍
在电子部件中，包括如声表面波(SurfaceAcousticWave；SAW)滤波器、温度补偿晶体振荡器(TemperatureCompensationCrystalOsillator；TCXO)、FBAR(薄膜体声波谐振器，FilmBulkAcousticResonator)滤波器等需要使内部的特定空间中空的，即需要形成特定空间的气穴(AirCavity)的芯片。声表面波(SurfaceAcousticWave；SAW)滤波器是一种利用压电材料通过在表面上传递的频率传递特性而对高频进行滤波的滤波器，为了频率传递而需要确保表面形成气穴，而且如TXCO、FBAR等具有薄膜结构的部件也需要使内部的特定区域形成气穴。当将如上所述的芯片制作成封装时会以晶片级封装(WaferLevelPackage；WLP)的形态进行制作，而且为了防止如水分等污染物质从外部渗透并导致致命性的故障，以其内部空间与外部完全隔离的封装形态实现。如上所述的半导体元件封装，通常包括：压电基板，形成有包括焊板的电路图案；以及罩盖，为了在保护电路本文档来自技高网...

【技术保护点】
1.一种晶片级封装，其特征在于，包括：基板，包括焊板以及第一保护堤，在一侧面配置有多个电路图案部；印刷电路基板，配置有多个连接板、第二保护堤以及导通孔；以及连接部，与配置在上述印刷电路基板上的上述多个连接板中的一部分以及上述第二保护堤连接。

【技术特征摘要】
2017.06.08 KR 10-2017-00718551.一种晶片级封装，其特征在于，包括：基板，包括焊板以及第一保护堤，在一侧面配置有多个电路图案部；印刷电路基板，配置有多个连接板、第二保护堤以及导通孔；以及连接部，与配置在上述印刷电路基板上的上述多个连接板中的一部分以及上述第二保护堤连接。2.根据权利要求1所述的晶片级封装，其特征在于：通过上述连接部与上述第二保护堤连接的连接板为接地板。3.根据权利要求1所述的晶片级封装，其特征在于：在上述印刷电路基板上与配置于上述基板上的焊板以及第一保护堤对应的位置上，配置连接板以及第二保护堤。4.根据权利要求1所述的晶片级封装，其特征在于：在上述印刷电路基板的一侧面配置衬板。5.根据权利要求4所述的晶片级封装，其特征在于：上述衬板为用于SMT的衬板。6.根据权利要求1所述的晶片级封装，其特征在于：上述连接板利用导电性物质以单层或多层形成。7.根据权利要求1所述的晶片级封装，其特征在于：上述保护堤以与上述连接板相同的物质以及结构形成。8.根据权利要求1所述的晶片级封装，其特征在于：在粘合或结合上述焊板和连接板以及第一保护堤和第二保护堤时，其整体结构为Cu-Sn-Cu或Au-Sn-Au。9.根据权利要求8所述的晶片级封装，其特征在于：当粘合或结合上述焊板和连接板以及第一保护堤和第二保护堤时的整体结构为Cu-Sn-Cu时，如果上述焊板以及第一保护堤为Cu-Sn层叠结构，则上述连接板以及第二保护堤由Cu单层结构构成，而如果上述焊板以及第一保护堤为Cu单层结构，则上述连接板以及第二保护堤由Sn-Cu层叠结构构成。10.根据权利要求8所述的晶片级封装，其特征在于：当粘合或结合上述焊板和连接板以及第一保护堤和第二保护堤时的整体结构为Au-Sn-Au时，如果上述焊板以及第一保护堤为Au-Sn层叠结构，则上述连接板以及第二保护堤由Au单层结构构成，而如果上述焊板以及第一保护堤为Au单层结构，则上述连接板以及第二保护堤由Sn-Au层叠结构构成。11.根据权利要求1所述的晶片级封装，其特征在于：上述印刷电路基板由3个铜箔层构成。12.根据权利要求1所述的晶片级封装，其特征在于：在与上述焊板对应的位置上，形成贯通上述印刷电路基板的绝缘层的导通孔。13.一种晶片级封装的制造方法，其特征在于，包括：在基板上配置电路图案部...

【专利技术属性】
技术研发人员：韩正勋，朴殷台，河真镐，龙俊佑，
申请(专利权)人：天津威盛电子有限公司，
类型：发明
国别省市：韩国,KR