重布线层的测试方法技术

本发明专利技术公开一种重布线层的测试方法，导电层成形于第一载体的第一表面上，重布线层成形于导电层上，然后于重布线层上执行断路测试，由于导电层与重布线层构成一封闭的回路，故若重布线层成形正确，则断路测试时将会有负载呈现，于断路测试执行完毕后，将第一载体与导电层移除，并于重布线层上执行一短路测试，由于重布线层本身为一开启的回路，故若重布线层成形正确，则短路测试时将不会有负载呈现，因此可在芯片结合于重布线层之前确定重布线层是否具有缺陷，则将不会因为重布线层的缺陷而浪费良好的芯片。

【技术实现步骤摘要】
重布线层的测试方法
本专利技术涉及一种在半导体装置工艺中的测试方法，尤其涉及一种测试重布线层的方法。
技术介绍
基于可携式电子装置的广泛使用，可携式电子装置中所需要内建的功能越来越多，市场上所需的电子装置不仅要效能佳，还需要轻薄短小，为了满足市场需求，采用一种新的制法是将重布线层(redistributionlayer，RDL)直接施加在硅芯片和有机化合物的组合物的表面，重布线层是由金属线及通孔所组成的层状物，其提供用以自芯片的接脚传送电力或信号至封装体外部的路径，一般而言，积体电路装置需要高I/O数来实现高性能。然而，对于固定的芯片尺寸来说，芯片的面积可能不足以提供空间给大量的I/O数使用，此问题可通过重布线层加以解决，同时，由于缩短了传送路径，故性能预计会更好、且耗能更低。有几种方法可以执行该种技术，其中一种为所谓的「后芯片(chip-last)」工艺，后芯片封装的工艺顺序，先将重布线层成形在载体上，再将芯片结合于重布线层上。在后芯片工艺中，由于电路的不完整性，在芯片结合之前无法确定重布线层的电性，因此，若良好的芯片结合于有缺陷的重布线层上，则会浪费该良好的芯片，因而导致产量损失本文档来自技高网...

【技术保护点】
1.一种重布线层的测试方法，其特征在于，包括：成形一导电层于一第一载体上；成形一重布线层于该导电层上；于该重布线层上执行一断路测试；执行一转移结合工艺，以移除该第一载体及该导电层，并将该重布线层转移至一第二载体上；于该重布线层上执行一短路测试。

【技术特征摘要】
2017.06.12 US 15/619,9691.一种重布线层的测试方法，其特征在于，包括：成形一导电层于一第一载体上；成形一重布线层于该导电层上；于该重布线层上执行一断路测试；执行一转移结合工艺，以移除该第一载体及该导电层，并将该重布线层转移至一第二载体上；于该重布线层上执行一短路测试。2.根据权利要求1所述的重布线层的测试方法，其特征在于，成形导电层的步骤包含以下步骤：施以一黏着层于该第一载体的第一表面；成形该导电层于该黏着层上。3.根据权利要求1或2所述的重布线层的测试方法，其特征在于，于执行转移结合工艺步骤中，在该第一载体被分离后，导电层单独藉由蚀刻、抛光、或研磨工艺加以移除。4.根据权利要求3所述的重布线层的测试方法，其特征在于，该重布线层包含有多个子层，且于每一子层成形后均执行断路测试。5.根据权利要求1或2所述的重布线层的测试方法，其特征在于，于执行转移结合工艺步骤中，该第一载体与该导电层同时通过研磨工艺加以移除。6...

【专利技术属性】
技术研发人员：林汉文，徐宏欣，张简上煜，林南君，
申请(专利权)人：力成科技股份有限公司，
类型：发明
国别省市：中国台湾,71