重布线层的测试方法技术

本发明专利技术公开一种重布线层的测试方法，一导电层成形于载体的第一表面，重布线层成形于位在第一表面的该导电层以及载体的第二表面，接着于重布线层上执行断路测试及短路测试，由于导电层与位于导电层上的重布线层构成一封闭的回路，若重布线层成形良好则会有负载呈现，此外，由于重布线层与载体的第二区域构成一开启的回路，若重布线层成形良好则不会有负载呈现，因此，可在芯片结合于重布线层之前确定重布线层是否具有缺陷，则将不会因为重布线层的缺陷而浪费良好的芯片。

【技术实现步骤摘要】
重布线层的测试方法
本专利技术涉及一种在半导体装置工艺中的测试方法，尤其涉及一种测试重布线层的方法。
技术介绍
基于可携式电子装置的广泛使用，可携式电子装置中所需要内建的功能越来越多，市场上所需的电子装置不仅要效能佳，还需要轻薄短小，为了满足市场需求，采用一种新的制法是将重布线层(redistributionlayer，RDL)直接施加在硅芯片和有机化合物的组合物的表面，重布线层由金属线及通孔所组成的层状物，其提供用以自芯片的接脚传送电力或信号至封装体外部的路径，一般而言，集成电路装置需要高I/O数来实现高性能。然而，对于固定的芯片尺寸来说，芯片的面积可能不足以提供空间给大量的I/O数使用，此问题可通过重布线层加以解决，同时，由于缩短了传送路径，故性能预计会更好、且耗能更低。有几种方法可以执行该种技术，其中一种为所谓的「后芯片(chip-last)」工艺，后芯片封装的工艺顺序，先将重布线层成形在载体上，再将芯片结合于重布线层上。在后芯片工艺中，由于电路的不完整性，在芯片结合之前无法确定重布线层的电性，因此，若良好的芯片结合于有缺陷的重布线层上，则会浪费该良好的芯片，因而导致产量损失并本文档来自技高网...

【技术保护点】
1.一种重布线层的测试方法，其特征在于，包括：成形一导电层于一载体的第一表面的第一区域上；成形一重布线层于位在该第一区域的导电层上、以及该载体的第一表面的第二区域上；于该重布线层上执行一断路测试及一短路测试。

【技术特征摘要】
2017.06.12 US 15/619,9881.一种重布线层的测试方法，其特征在于，包括：成形一导电层于一载体的第一表面的第一区域上；成形一重布线层于位在该第一区域的导电层上、以及该载体的第一表面的第二区域上；于该重布线层上执行一断路测试及一短路测试。2.根据权利要求1所述的重布线层的测试方法，其特征在于，该断路测试及该短路测试同时执行或不同时执行。3.根据权利要求1所述的重布线层的测试方法，其特征在于，于成形导电层的步骤中，将该导电层排列为一预定图案而使该载体的第一区域包含该载体的第一表面上的随机部分。4.根据权利要求1所述的重布线层的测试方法，其特征在于，于成型导电层的步骤中，该载体的第一区域包含该载体的第一表面上的中央部分。5.根据权利要求1所述的重布线层的测试方法，其特征在于，于成型导电层的步骤中，该载体的第一区域成连续配置，并与该载体的第二区域具有相同面积。6.根据权利要求1或5所述的重布线层的测试方法，其特征在于，于成型导电层的步骤中，该载体的第一区域的面积为该载体的第一表面的总面积的一半。7.根据权利要求1所述的重布线层的测试方法，其特征...

【专利技术属性】
技术研发人员：林汉文，徐宏欣，张简上煜，林南君，
申请(专利权)人：力成科技股份有限公司，
类型：发明
国别省市：中国台湾,71