一种应用于高速光模块的高精度共享时钟电路制造技术

本发明专利技术涉及光通信技术领域，提供了一种应用于高速光模块的高精度共享时钟电路。包括一时钟晶振芯片、至少两个调制器和PCB板，所述时钟晶振芯片和所述至少两个调制器设置在所述PCB板上，所述时钟晶振芯片的晶振信号输出端口通过并联方式分别连接所述至少两个调制器的晶振信号输入端口；所述时钟晶振芯片的振荡器互补输出端口通过并联的方式分别连接所述至少两个调制器的晶振信号补偿输入端口。本发明专利技术则是由一个晶振发出的时钟信号通过无源电路分为两路，因此可做到两路信号有效同源同步，对调制信号的干扰降到最低。

【技术实现步骤摘要】
一种应用于高速光模块的高精度共享时钟电路
本专利技术涉及光通信
，特别是涉及一种应用于高速光模块的高精度共享时钟电路。
技术介绍
近年来，随着互联网的进一步普及，互联网使用用户不断增加，对高速数据流量的需求也越来越大，城市城域网也从最初的64kbps的基础服务，逐渐升级到2.5Gbps、10Gbps，再到即将到来的100Gbps。随着光纤通信的发展，光传输系统对光模块速率提出了更高的要求，但传统QSFP28模块只能实现一对光纤100G，传统CSFP模块只能实现2*25G的传输容量。在光模块产业的蓝图中，高速率光模块如100G、200G光模块等将发挥巨大的传输优势，未来会应用十分广泛。在高速领域，用PAM4编码调制技术提高光模块传输速率是目前大幅提高光模块传输速率，突破40G速率瓶颈的最好手段。基于PAM4调制的高速光模块，由于采用比NRZ(PAM2)更高阶的调制技术，在发端可以减少所需激光器的数量，在接收端，相应可以减少所需接收机的数量。PAM4调制使光模块中光器件数减少，可以带来光模块组装成本降低、功耗减少以及封装尺寸减小的优点。高速率PAM4光收发模块，如100G、200G、400G等模块，原理为发射单元信号时，将接收的2n路25GNRZ电信号从电接口单元输入，经过DSP处理器对电信号进行预处理、PAM4调制后，输出n路50GPAM4的电信号，加载到驱动器芯片上，通过n路的激光器将高速电信号转化成n路50Gbps的高速光信号，经过波分复用器合波后，合成一路高速光信号输出。接收单元信号时，将接收的一路高速光信号通过光接口单元输入，经过解复用器转换成n路50Gbps的高速光信号，通过光接收机接收输入光信号，并将所接收的光信号转换成电信号后，经过DSP处理芯片对电信号进行时钟恢复、放大、均衡、PAM4解调后转换成2n路25G的NRZ电信号。高速率PAM4模块的技术难点之一是多芯片时钟同步。在高速率PAM4模块比较成熟的设计方案中，需要用到两块或两块以上芯片分别将多路NRZ电信号调制成PAM4电信号，多块芯片均有自己的时钟系统，相互间没有关联，属于异频异相时钟。在波分复用时，系统必须保证多路信号完全同步，从而完成对多路信号的复用，合波信号才能最大限度的减小失真。如果对跨时钟域带来的亚稳态、采样丢失、潜在逻辑错误等等一系列问题处理不当，将导致接收误码，严重的甚至会导致系统无法运行。因此，如何处理多个异步时钟的同步就成为一个设计难点。目前已有的同步时钟信号的方案有三种：方案一是应用CDR模块的同步时钟系统。如图1所示，其包括时钟数据恢复CDR模块、发送逻辑模块和接收逻辑模块；其中CDR模块接收参考时钟和数据，并据此恢复出接收时钟，然后将恢复出的接收时钟分别输出至发送逻辑模块和接收逻辑模块；所述参考时钟为单路远端的本地时钟，由此发送逻辑模块所使用的时钟、接收逻辑模块所使用的时钟和发送时钟是同源时钟。发送和接收时钟均来自硬件CDR的输出，本地时钟不再驱动发送逻辑，仅作为硬件CDR的参考时钟。CDR方案的主要设计缺陷是抖动，即实际数据传送位置相对于所期望位置的偏移。多数抖动是确定的，其分量包括码间干扰、串扰、占空失真和周期抖动(例如来自开关电源的干扰)。而通常随机抖动是半导体发热问题的副产品，且很难预测。传送参考时钟、传送PLL、串化器和高速输出缓冲器都对会传送抖动造成影响。接收端的CDR不能滤除高于截止频率的抖动，对于高速光模块所传输的高频信号而言，抖动十分严重，甚至还会发生信号漂移。因此，方案一完全不适用。方案二是时钟注入方案。如图2所示，E1数据接入到波分复用TDM机盘，TDM机盘将时钟信息和数据信息分别提取出来，并将时钟信息作为整个系统时钟同步的时钟源头，此时钟将同时送往锁相环PLL和仿真业务CESoP芯片。CESoP芯片将E1码流转换为以太网数据流，通过主控机盘送给OLT。PLL芯片将时钟信号处理后转化成PON时钟，供PON芯片正常工作，经过PON芯片处理，把时钟通过光纤传至ONU侧。从而实现OLT与ONU时钟的同步。此方案问题在于，外部时钟注入时抖动较大，且一路时钟信号在传至ONU和OLT前，经过多级芯片处理转化，在一定程度上损失了两路信号的同步性。因此本方案只是理论上成立，实施起来效果不佳。方案三是多晶振方案，采用多个晶振给芯片提供信号，通过内部的DSP来动态调整时钟，即DSP通过软件不停的分析计算来调整，达到时钟的同步，但这种方法存在的问题是：1、由于多个时钟信号都通过软件动态调整，不能保证多个时钟信号长时间完全同步。2、一个晶振对应一个芯片，当调制速率越来越高，芯片数量增多时，晶振数量也随之增加，成本几何倍增长，器件占用空间增大，板材和模块空间紧张。基于现有方案存在信号抖动严重、时钟信号同步率低、成本高、耗材巨大等问题和缺陷，本专利技术提出了一种利用高精度共享时钟电路提供同步时钟信号的方案，其专利技术重点在于抛弃了固有的CDR时钟恢复和外部时钟注入，通过电路的设计让一个晶振可以同时为多个芯片提供同源同步时钟信号，既减少了使用的元器件，节约成本；又提高了传输信号的稳定性及其抗干扰能力。鉴于此，克服该现有技术所存在的缺陷是本
亟待解决的问题。
技术实现思路
本专利技术实施例要解决高速率光收发模块的多芯片时钟同步问题和改进已有时钟同步方案的缺陷。本专利技术实施例采用如下技术方案：本专利技术提供了一种应用于高速光模块的高精度共享时钟电路，包括一时钟晶振芯片、至少两个调制器和PCB板，具体的：所述时钟晶振芯片和所述至少两个调制器设置在所述PCB板上，所述时钟晶振芯片的晶振信号输出端口通过并联方式分别连接所述至少两个调制器的晶振信号输入端口；所述时钟晶振芯片的振荡器互补输出端口通过并联的方式分别连接所述至少两个调制器的晶振信号补偿输入端口。优选的，在所述PCB板上所制作的用于连接所述时钟晶振芯片和所述至少两个调制器的布线，均以对应统一调制器的第一类布线和第二类布线等宽和等长的方式布局；其中，所述第一类布线用于连接所述晶振信号输出端口和晶振信号输入端口，所述第二类布线用于连接所述振荡器互补输出端口和晶振信号补偿输入端口。优选的，所述等长的误差在0-1mil之间。优选的，在第一类布线中，靠近晶振信号输入端口侧设置有第一阻抗匹配电阻；在第二类布线中，靠近晶振信号补偿输入端口设置有第二阻抗匹配电阻；其中，所述第一阻抗匹配电阻和第二阻抗匹配电阻分别用于使负载端输入阻抗与传输线的特征阻抗相匹配。优选的，在PCB板上，对应各调制器的第一类布线和第二类布线以层叠的方式制作在所述PCB板上不同层。优选的，所述第一类布线和第二类布线之间设置有预设数量的曲折数量，并且，两者之间相对于同一垂直方位、且具有曲折布线的位置的曲折方向相反。优选的，所述曲折的角度在165°-180°之间。优选的，所述电路中还包括驱动器，具体的：所述驱动器位于所述时钟晶振芯片与至少两个调制器之间，其中，所述驱动器的第一输入端和第二输入端分别连接所述时钟晶振芯片的晶振信号输出端口和振荡器互补输出端口；所述驱动器的第一输出放大接口连接所述第一调制器的第一晶振信号输入端口；所述驱动器的第二输出放大接口连接所述第一调制器的第一晶振信号补偿输入端口；所述驱动本文档来自技高网...

【技术保护点】
1.一种应用于高速光模块的高精度共享时钟电路，其特征在于，包括一时钟晶振芯片、至少两个调制器和PCB板，具体的：所述时钟晶振芯片和所述至少两个调制器设置在所述PCB板上，所述时钟晶振芯片的晶振信号输出端口通过并联方式分别连接所述至少两个调制器的晶振信号输入端口；所述时钟晶振芯片的振荡器互补输出端口通过并联的方式分别连接所述至少两个调制器的晶振信号补偿输入端口。

【技术特征摘要】
1.一种应用于高速光模块的高精度共享时钟电路，其特征在于，包括一时钟晶振芯片、至少两个调制器和PCB板，具体的：所述时钟晶振芯片和所述至少两个调制器设置在所述PCB板上，所述时钟晶振芯片的晶振信号输出端口通过并联方式分别连接所述至少两个调制器的晶振信号输入端口；所述时钟晶振芯片的振荡器互补输出端口通过并联的方式分别连接所述至少两个调制器的晶振信号补偿输入端口。2.根据权利要求1所述的应用于高速光模块的高精度共享时钟电路，其特征在于，在所述PCB板上所制作的用于连接所述时钟晶振芯片和所述至少两个调制器的布线，均以对应统一调制器的第一类布线和第二类布线等宽和等长的方式布局；其中，所述第一类布线用于连接所述晶振信号输出端口和晶振信号输入端口，所述第二类布线用于连接所述振荡器互补输出端口和晶振信号补偿输入端口。3.根据权利要求2所述的应用于高速光模块的高精度共享时钟电路，其特征在于，所述等长的误差在0-1mil之间。4.根据权利要求2所述的应用于高速光模块的高精度共享时钟电路，其特征在于，在第一类布线中，靠近晶振信号输入端口侧设置有第一阻抗匹配电阻；在第二类布线中，靠近晶振信号补偿输入端口设置有第二阻抗匹配电阻；其中，所述第一阻抗匹配电阻和第二阻抗匹配电阻分别用于使负载端输入阻抗与传输线的特征阻抗相匹配。5.根据权利要求2所述的应用于高速光模块的高精度共享时钟电路，其特征在于，在PCB板上，对应各调制器的第一类布线和第二类布线以层叠的...

【专利技术属性】
技术研发人员：邹晖，魏鑫，高郢，张武平，刘成刚，徐红春，
申请(专利权)人：武汉电信器件有限公司，
类型：发明
国别省市：湖北,42