一种降低栅极存储电荷的MOSFET场效应管元胞结构制造技术

本实用新型专利技术公开了一种降低栅极存储电荷的MOSFET场效应管元胞结构，包括衬底，衬底背面设有背面金属层，正面生长有外延层，外延层的主表面部分设有场氧化层，外延层的主表面还扩散有阱区，且阱区内设有两个源区，阱区和源区为所述外延层主表面的一部分，且阱区环绕场氧化层，两个源区之间的阱区主表面设有栅氧化层，且栅氧化层的厚度小于场氧化层的厚度，场氧化层和栅氧化层表面设有多晶硅栅，多晶硅栅表面以及源区表面积淀有钝化层，钝化层以及源区外侧的阱区的主表面设有正面金属层。本实用新型专利技术能够有效降低栅极和漏极间电容，从而有效降低开关切换损耗，同时也大幅提高了开关速度。

【技术实现步骤摘要】
一种降低栅极存储电荷的MOSFET场效应管元胞结构
本技术涉及半导体功率开关
，具体涉及一种降低栅极存储电荷的MOSFET场效应管元胞结构。
技术介绍
MOSFET器件作为多子器件，开关时间为100～10ns量级，高频特性好，具有开关速度快损耗小、输入阻抗高、驱动功率小、跨导高度线性化，尤其是它具有负的温度系数，没有双极功率管的二次击穿问题，广泛应用于各种领域，包括电机调速、逆变器、不间断电源、开关电源、电子开关、高保真音响、汽车电器和电子镇流器等。随着电路应用的高频化，开关元件的切换性能的改善是重要事项之一。进一步来说，就高频操作的观点，如何提高切换速度，同时减少切换损失，即为开关元件设计的目标。而从半导体物理来看，降低MOSFET场效应管的栅极至漏极的电容(Cgd)有助于改善切换速度，降低切换损失。现有技术的MOSFET场效应管元胞结构中栅极的平板电容结构包括多晶硅-栅氧化层-N-型硅，该电容结构由于栅氧化层整体结构较薄，导致整体的栅极和漏极间电容较高，进一步导致MOSFET场效应管的开关损耗较高。
技术实现思路
本技术的目的在于提供一种降低栅极存储电荷的MOSFET场效应管元胞结构，该场效应管元胞结构能够有效降低栅极和漏极间电容，从而有效降低开关切换损耗，同时也大幅提高了开关速度。为了实现上述目的，本技术的技术方案是：一种降低栅极存储电荷的MOSFET场效应管元胞结构，包括衬底，所述衬底背面设有背面金属层，正面生长有外延层，所述外延层的主表面部分设有场氧化层，所述外延层的主表面还扩散有阱区，且阱区内设有两个源区，所述阱区和源区为所述外延层主表面的一部分，且阱区环绕所述场氧化层，所述两个源区之间的阱区主表面设有栅氧化层，且栅氧化层的厚度小于所述场氧化层的厚度，所述场氧化层和栅氧化层表面设有多晶硅栅，所述多晶硅栅表面以及所述源区表面积淀有钝化层，所述钝化层以及所述源区外侧的所述阱区的主表面设有正面金属层。与现有技术相比，本技术的有益效果是：本技术在外延层的主表面设有场氧化层，在两个源区的阱区表面设置栅氧化层，并且阱区环绕场氧化层设置，在场氧化层和栅氧化层表面积淀多晶硅栅形成栅极，由此形成多晶硅栅-场氧化层-外延层的平面电容结构，由于场氧化层的厚度远大于栅氧化层，因此本技术的结构相比于传统的多晶硅栅-栅氧化层-外延层的平面电容结构具有更小的栅极-漏极电容。在MOSFET器件结构中，栅漏电容值在影响栅极存储电荷的因素中起主导作用，因而能够获得极低栅极存储电荷参数的MOSFET芯片，MOSFET器件的开关速度也得以大幅提高，大大有利于降低工作中的开关能量损失，节省能耗。进一步，所述两个源区相互对称。通过采用上述方案，源区相互对称，保证了元件的几何对称性，同时也使漏极和源极能够双向运用。进一步的，所述场氧化层的厚度为0.2-1.5um。进一步的，所述栅氧化层的厚度为50-100nm。通过采用上述方案，场氧化层的厚度远大于栅氧化层，使得本技术的多晶硅栅-场氧化层-外延层的平面电容结构的栅漏电容小于现有技术中多晶硅栅-栅氧化层-外延层的平面电容结构的栅漏电容。进一步的，所述衬底为N型重掺杂衬底，所述外延层为N型轻掺杂外延层，所述阱区为P型重掺杂阱区，所述源区为N型重掺杂源区。附图说明为了更清楚地说明本技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。在所有附图中，类似的元件或部分一般由类似的附图标记标识。附图中，各元件或部分并不一定按照实际的比例绘制。图1是本技术的实施例的结构示意图。图中所示：1、N型重掺杂衬底；2、N型轻掺杂外延层；3、P型重掺杂阱区；4、N型重掺杂源区；5、栅氧化层；6、场氧化层；7、多晶硅栅；8、钝化层；9、正面金属层；10、背面金属层。具体实施方式下面将结合附图对本技术技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本技术的技术方案，因此只作为示例，而不能以此来限制本技术的保护范围。需要注意的是，除非另有说明，本申请使用的技术术语或者科学术语应当为本技术所属领域技术人员所理解的通常意义。在本申请的描述中，需要理解的是，术语“正面”“背面”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。在本申请中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。图1是本技术的实施例的结构示意图。如图1所示，本实施例一种降低栅极存储电荷的MOSFET场效应管元胞结构，包括N型重掺杂衬底1，掺杂浓度为2E18/cm3。N型重掺杂衬底1的正面生长有N型轻掺杂外延层2，N型重掺杂衬底1的背面设有背面金属层10。其中N型轻掺杂外延层2的掺杂浓度为2E14/cm3。N型轻掺杂外延层2的主表面设有场氧化层6，场氧化层6的厚度为1um。N型轻掺杂外延层2的主表面扩散有P型重掺杂阱区3，P型重掺杂阱区3的掺杂浓度为2E14个/cm3。P型重掺杂阱区3内设有两个N型重掺杂源区4，并且两个N型重掺杂源区4相互对称。N型重掺杂源区4的掺杂浓度大于N型轻掺杂外延层2的掺杂浓度。P型重掺杂阱区3和两个N型重掺杂源区4均为N型轻掺杂外延层2的主表面的一部分。并且P型重掺杂阱区3环绕场氧化层6设置。位于两个N型重掺杂源区4之间的P型重掺杂阱区3的主表面设有栅氧化层5，栅氧化层5的厚度为80nm。栅氧化层5和场氧化层6表面设有多晶硅栅7。多晶硅栅7以及N型重掺杂源区4的表面积淀有钝化层8，钝化层8材料为二氧化硅，厚度约1000nm。钝化层8的表面以及N型重掺杂阱源区4外侧的P型重掺杂阱区3表面设有正面金属层9。本实施例在N型轻掺杂外延层2的主表面设有场氧化层6，在两个N型重掺杂源区4之间的P型重掺杂阱区3表面设置栅氧化层5，并且P型重掺杂阱区3环绕场氧化层6设置，在场氧化层6和栅氧化层5表面积淀多晶硅栅7形成栅极，由此形成多晶硅栅-场氧化层-外延层的平面电容结构，由于场氧化层6的厚度远大于栅氧化层5，因此本技术的结构相比于传统的多晶硅栅-栅氧化层-外延层的平面电容结构具有更小的栅极-漏极电容。在MOSFET器件结构中，栅漏电容值在影响栅极存储电荷的因素中起主导作用，因而能够获得极低栅极存储电荷参数的MOSFET芯片，MOSFET器件的开关速度也得以大幅提高，大大有利于降低工作中的开关能量损失，节省能耗。本实施例场氧化层5的厚度远大于栅氧化层5，使得本技术的多晶硅栅-场氧化层-外延层的平面电容结构的栅漏电容小于现有技术中多晶硅栅-栅氧化层-外延层的平面电容结构的栅漏电容，从而能够有效降低栅极存储电荷，降低开关本文档来自技高网...

【技术保护点】
1.一种降低栅极存储电荷的MOSFET场效应管元胞结构，其特征在于，包括衬底，所述衬底背面设有背面金属层，正面生长有外延层，所述外延层的主表面部分设有场氧化层，所述外延层的主表面还扩散有阱区，且阱区内设有两个源区，所述阱区和源区为所述外延层主表面的一部分，且阱区环绕所述场氧化层，所述两个源区之间的阱区主表面设有栅氧化层，且栅氧化层的厚度小于所述场氧化层的厚度，所述场氧化层和栅氧化层表面设有多晶硅栅，所述多晶硅栅表面以及所述源区表面积淀有钝化层，所述钝化层以及所述源区外侧的所述阱区的主表面设有正面金属层。

【技术特征摘要】
1.一种降低栅极存储电荷的MOSFET场效应管元胞结构，其特征在于，包括衬底，所述衬底背面设有背面金属层，正面生长有外延层，所述外延层的主表面部分设有场氧化层，所述外延层的主表面还扩散有阱区，且阱区内设有两个源区，所述阱区和源区为所述外延层主表面的一部分，且阱区环绕所述场氧化层，所述两个源区之间的阱区主表面设有栅氧化层，且栅氧化层的厚度小于所述场氧化层的厚度，所述场氧化层和栅氧化层表面设有多晶硅栅，所述多晶硅栅表面以及所述源区表面积淀有钝化层，所述钝化层以及所述源区外侧的所述阱区的主表面设有正面金属层。2.根据权利要求1所述的一种降...

【专利技术属性】
技术研发人员：姚伟明，陆阳，金银萍，
申请(专利权)人：扬州国宇电子有限公司，
类型：新型
国别省市：江苏,32