时钟延时调节装置和时钟延时调节系统制造方法及图纸

本发明专利技术提供了一种时钟延时调节装置和时钟延时调节系统，属于集成电路技术领域。本发明专利技术实施例提供的时钟延时调节装置和时钟延时调节系统，其中，时钟延时调节装置包括依次连接的第一信号输入调节模块、第一延时模块和第一信号输出调节模块；第一延时模块用于与控制芯片连接，根据控制芯片输入的延时差，使单端时钟信号的延迟设定时间，将延时后的时钟信号发送至第一信号输出调节模块。该装置可以增大延时时间的调节范围，提高频带调节的灵活性，满足低频带和高频带的使用，满足高速采样系统，提高时钟延时调节的精度。

【技术实现步骤摘要】
时钟延时调节装置和时钟延时调节系统
本专利技术涉及集成电路
，具体而言，涉及一种时钟延时调节装置和时钟延时调节系统。
技术介绍
随着科学技术的迅速发展，芯片内晶体管数目不断增加，I/O的速度也在不断地升高，赋予了数字系统更好的功能和性能，但同时也带来了技术上的挑战。对于通信系统，I/O速度的升高使得对信号前沿的时延差有了更高的要求。有时为了提升工作效率，往往是多片芯片同步工作，这就需要多片芯片的系统时钟是同源的，且时钟前沿时延差要非常小。I/O的信号工作频率来源于系统时钟的倍频，所以系统时钟的时延差会成倍数反映在I/O的信号时延差上，从而导致整个链路系统的误码率增加。这时就需要对系统时钟的时延差进行精确调节，减小差值。目前市场上的时钟的时延差调节芯片工作的最高频率为2.5GHz，时延调节范围从几ns至十几ns不等，调节间隔最小达到10ps，有1个通道和2个通道输出。图1是双通道输入的时延调节芯片采用的工作框图。如图1所示，差分信号进入后通过信号调节转为单端信号。之后再由9位控制位，控制9种不同延迟时间调节单元，最低位是延时0ps，最高位是延时5600ps。9位控制位的高低电平不本文档来自技高网...

【技术保护点】
1.一种时钟延时调节装置，其特征在于，包括依次连接的第一信号输入调节模块、第一延时模块和第一信号输出调节模块；所述第一信号输入调节模块用于连接第一信号源，将所述第一信号源输入的差分时钟信号转换为单端时钟信号，输入至所述第一延时模块；所述第一延时模块用于与控制芯片连接，根据所述控制芯片输入的延时差，使所述单端时钟信号的延迟设定时间，将延时后的时钟信号发送至第一信号输出调节模块；所述第一信号输出调节模块用于将所述延时后的时钟信号转换为差分时钟信号后输出。

【技术特征摘要】
1.一种时钟延时调节装置，其特征在于，包括依次连接的第一信号输入调节模块、第一延时模块和第一信号输出调节模块；所述第一信号输入调节模块用于连接第一信号源，将所述第一信号源输入的差分时钟信号转换为单端时钟信号，输入至所述第一延时模块；所述第一延时模块用于与控制芯片连接，根据所述控制芯片输入的延时差，使所述单端时钟信号的延迟设定时间，将延时后的时钟信号发送至第一信号输出调节模块；所述第一信号输出调节模块用于将所述延时后的时钟信号转换为差分时钟信号后输出。2.根据权利要求1所述的时钟延时调节装置，其特征在于，所述第一信号输入调节模块包括第一触发器；所述第一触发器的两个输入端用于连接所述第一信号源。3.根据权利要求1所述的时钟延时调节装置，其特征在于，所述第一延时模块包括第一反相器、第一输出电路以及连接在所述第一反相器和所述第一输出电路之间的第一数字电位器；所述第一数字电位器用于与所述控制芯片连接。4.根据权利要求3所述的时钟延时调节装置，其特征在于，所述第一反相器包括第一晶体管，所述第一晶体管的基极与所述第一信号输入调节模块的输出端连接，所述第一晶体管的集电极连接电源，所述第一晶体管的发射极连接信号地。5.根据权利要求4所述的时钟延时调节装置，其特征在于，所述第一晶体管的集电极与电源之间连接有第一电阻，所述第一晶体管的...

【专利技术属性】
技术研发人员：王锐，吕平，刘勤让，朱珂，沈剑良，宋克，张波，赵玉林，毛英杰，何浩，李杨，虎艳宾，张霞，张帆，杜延康，王永胜，
申请(专利权)人：天津芯海创科技有限公司，天津市滨海新区信息技术创新中心，
类型：发明
国别省市：天津,12