具有混合扩散间断隔离沟槽的金属氧化物半导体单元器件架构制造技术

一种标准单元IC包括MOS器件的pMOS区(316)中的pMOS晶体管和该MOS器件的nMOS区(318)中的nMOS晶体管。该pMOS区和该nMOS区在第一单元边缘(304a)和第二单元边缘(304b)之间延伸。该标准单元IC进一步包括位于第一单元边缘与第二单元边缘之间的内部区域中的至少一个单扩散间断(312)，其跨该pMOS区和该nMOS区延伸以将该pMOS区分隔成pMOS子区以及将该nMOS区分隔成nMOS子区。该标准单元IC包括第一单元边缘(304a)处的第一双扩散间断部分(314')和第二单元边缘(304b)处的第二双扩散间断部分(314)。

Structure of Metal Oxide Semiconductor Unit Devices with Mixed Diffusion Discontinuous Isolation Grooves

A standard cell IC includes a pMOS transistor in the pMOS region (316) of a MOS device and an nMOS transistor in the nMOS region (318) of the MOS device. The pMOS region and the nMOS region extend between the first unit edge (304a) and the second unit edge (304b). The standard cell IC further includes at least one single diffusion discontinuity (312) located in an internal region between the edge of the first cell and the edge of the second cell, which extends across the pMOS region and the nMOS region to separate the pMOS region into a pMOS subregion and the nMOS region into an nMOS subregion. The standard cell IC includes the first double diffusion discontinuity (314') at the edge of the first cell (304a) and the second double diffusion discontinuity (314) at the edge of the second cell (304b).

【技术实现步骤摘要】
【国外来华专利技术】具有混合扩散间断隔离沟槽的金属氧化物半导体单元器件架构相关申请的交叉引用本申请要求于2016年3月31日提交的题为“AMETALOXIDESEMICONDUCTORCELLDEVICEARCHITECTUREWITHMIXEDDIFFUSIONBREAKISOLATIONTRENCHES(具有混合扩散间断隔离沟槽的金属氧化物半导体单元器件架构)”的美国临时申请S/N.62/316,403、以及于2016年9月13日提交的题为“AMETALOXIDESEMICONDUCTORCELLDEVICEARCHITECTUREWITHMIXEDDIFFUSIONBREAKISOLATIONTRENCHES(具有混合扩散间断隔离沟槽的金属氧化物半导体单元器件架构)”的美国专利申请No.15/264,560的权益，这些申请的全部内容通过援引明确纳入于此。背景领域本公开一般涉及标准单元架构，尤其涉及具有混合扩散间断隔离沟槽的金属氧化物半导体(MOS)单元器件架构。
技术介绍
标准单元器件是实现数字逻辑的集成电路(IC)。专用IC(ASIC)(诸如片上系统(SoC)器件)可包含数千至数百万的标准单元器件。典本文档来自技高网...

【技术保护点】
1.一种标准单元集成电路，包括：所述标准单元集成电路的p型金属氧化物半导体(MOS)(pMOS)区中的多个pMOS晶体管，所述pMOS区在第一单元边缘和与所述第一单元边缘相对的第二单元边缘之间延伸；所述标准单元集成电路的n型MOS(nMOS)区中的多个nMOS晶体管，所述nMOS区在所述第一单元边缘和所述第二单元边缘之间延伸；至少一个单扩散间断，其位于所述第一单元边缘与所述第二单元边缘之间的内部区域中且跨所述pMOS区和所述nMOS区延伸以将所述pMOS区分隔成pMOS子区以及将所述nMOS区分隔成nMOS子区；在所述第一单元边缘处延伸的第一双扩散间断部分；以及在所述第二单元边缘处延伸的第二双...

【技术特征摘要】
【国外来华专利技术】2016.03.31 US 62/316,403;2016.09.13 US 15/264,5601.一种标准单元集成电路，包括：所述标准单元集成电路的p型金属氧化物半导体(MOS)(pMOS)区中的多个pMOS晶体管，所述pMOS区在第一单元边缘和与所述第一单元边缘相对的第二单元边缘之间延伸；所述标准单元集成电路的n型MOS(nMOS)区中的多个nMOS晶体管，所述nMOS区在所述第一单元边缘和所述第二单元边缘之间延伸；至少一个单扩散间断，其位于所述第一单元边缘与所述第二单元边缘之间的内部区域中且跨所述pMOS区和所述nMOS区延伸以将所述pMOS区分隔成pMOS子区以及将所述nMOS区分隔成nMOS子区；在所述第一单元边缘处延伸的第一双扩散间断部分；以及在所述第二单元边缘处延伸的第二双扩散间断部分。2.如权利要求1所述的标准单元集成电路，其特征在于，所述标准单元集成电路具有n个网格和约n*p的宽度，所述网格之间的节距为p，所述网格跨所述pMOS区和所述nMOS区延伸，并且其中：所述至少一个单扩散间断中的每一者沿所述n个网格之中位于所述内部区域中的一个不同网格延伸，所述第一双扩散间断部分在所述第一单元边缘与位于离所述第一单元边缘约p/2的第一网格之间沿所述第一单元边缘延伸，并且所述第二双扩散间断部分在所述第二单元边缘与位于离所述第二单元边缘约p/2的第二网格之间沿所述第二单元边缘延伸。3.如权利要求2所述的标准单元集成电路，其特征在于，用于所述pMOS晶体管和所述nMOS晶体管的栅极互连沿所述n个网格的子集延伸。4.如权利要求3所述的标准单元集成电路，其特征在于，所述栅极互连具有宽度g，所述至少一个单扩散间断中的每一者具有约g的宽度，并且所述第一双扩散间断部分和所述第二双扩散间断部分中的每一者具有约p/2的宽度，其中p大于g。5.如权利要求1所述的标准单元集成电路，其特征在于，所述至少一个单扩散间断中的每一者、所述第一双扩散间断部分、以及所述第二双扩散间断部分包括浅沟槽隔离(STI)区。6.如权利要求5所述的标准单元集成电路，其特征在于，所述第一双扩散间断部分和所述第二双扩散间断部分的每个STI区的深度大于所述至少一个单扩散间断的每个STI区的深度。7.如权利要求1所述的标准单元集成电路，其特征在于，所述第一双扩散间断部分和所述第二双扩散间断部分中的每一者大致为完整双扩散间断的一半。8.如权利要求1所述的标准单元集成电路，其特征在于，所述多个pMOS晶体管包括第一pMOS晶体管子集和第二pMOS晶体管子集，所述多个nMOS晶体管包括第一nMOS晶体管子集和第二nMOS晶体管子集，所述第一pMOS晶体管子集和所述第一nMOS晶体管子集提供第一逻辑功能性，所述第二pMOS晶体管子集和所述第二nMOS晶体管子集提供第二逻辑功能性，所述第一功能性和所述第二功能性被内部节点分隔开，并且所述至少一个单扩散间断中的一个单扩散间断在所述内部节点处将用于所述第一逻辑功能性和所述第二逻辑功能性的扩散区隔离开。9.如权利要求8所述的标准单元集成电路，其特征在于，所述第一逻辑功能性向所述第二逻辑功能性输出，所述第二逻辑功能性具有输出节点，并且所述输出节点毗邻所述第一单元边缘或所述第二单元边缘中的一者。10.一种标准单元集成电路，包括：所述标准单元集成电路的p型金属氧化物半导体(MOS)(pMOS)区中的多个pMOS晶体管，所述pMOS区在第一单元边缘和与所述第一单元边缘相对的第二单元边缘之间延伸；所述标准单元集成电路的n型MOS(nMOS)区中的多个nMOS晶体管，所述nMOS区在所述第一单元边缘和所述第二单元边缘之间延伸，用于隔离位于所述第一单元边缘与所述第二单元边缘之间的内部区域中且跨所述pMOS区和所述nMOS区延伸的扩散区的第一装置，用于隔离扩散区的所述第一装置被配置成将所述pMOS区分隔成pMOS子区以及将所述nMOS区分隔成nMOS子区，用于隔离扩散区的所述第一装置的宽度约为g；用于隔离在所述第一单元边缘处延伸的扩散区的第二装置，用于隔离扩散区的所述第二装置的宽度约为p/2，p大于g；以及用于隔离在所述第二单元边缘处延伸的扩散区的第三装置，用于隔离扩散区的所述第三装置的宽度约为p/2。11.如权利要求10所述的标准单元集成电路，其特征在于：用于隔离扩散区的所述第一装置是位于所述第一单元边缘与所述第二单元边缘之间的内部区域中且跨所述pMOS区和所述nMOS区延伸以将所述pMOS区分隔成所述pMOS子区以及将所述nMOS区分隔成所述nMOS子区的至少一个单扩散间断；用于隔离扩散区的所述第二装置是在所述第一单元边缘处延伸的第一双扩散间断部分；并且用于隔离扩散区的所述第三装置是在所述第二单元边缘处延伸的第二双扩散间断部分。12.如权利要求11所述的标准单元集成电路，其特征在于，所述标准单元集成电路具有n个网格和约n*p的宽度，所述网格之间的节距为p，所述网格跨所述pMOS区和所述nMOS区延伸，并且其中：所述至少一个单扩散间断中的每一者沿所述n个网格之中位于所述内部区域中的一个不同网格延伸，所述第一双扩散间断部分在所述第一单元边缘与位于离所述第一单元边缘约p/2的第一网格之间沿所述第一单元边缘延伸，并且所述第二双扩散间断部分在所述第二单元边缘与位于离所述第二单元边缘约p/2的第二网格之间沿所述第二单元边缘延伸。13.如权利要求12所述的标准单元集成电路，其特征在于，用于所述pMOS晶体管和所述nMOS晶体管的栅极互连沿所述n个网格的子集延伸。14.如权利要求13所述的标准单元集成电路，其特征在于，所述栅极互连具有宽度g。15.如权利要求11所述的标准单元集成电路，其特征在于，所述至少一个单扩散间断中的每一者、所述第一双扩散间断...

【专利技术属性】
技术研发人员：X·陈，V·伯纳帕里，S·萨胡，H·利姆，M·库普塔，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US