在用于集成电路(IC)的互连结构中形成自对准垂直互连通道(VIA)制造技术

公开了在用于集成电路(IC)的互连结构中形成自对准垂直互连通道(via)。为了减少或避免via与下垫互连金属线的未对准，使在互连结构中的制造的via与下垫互连金属线自对准。就此而言，在介电层中形成下垫金属线。在层间电介质的顶表面下方在下垫金属线中形成凹槽。停止层被布置在层间电介质上方并位于下垫金属线的凹槽内。该停止层允许在下垫金属线的凹槽内向下形成(例如，蚀刻)via通道，以使via通道与下垫金属线自对准。随后在延伸至凹槽中的via通道中沉积导电材料，以形成互连至下垫金属线的自对准via。

Forming self-aligned vertical interconnection channels (VIA) in interconnection structures for integrated circuits (IC)

A self-aligned vertical interconnection channel (via) formed in an interconnection structure for integrated circuits (IC) is disclosed. In order to reduce or avoid the misalignment between via and underlying interconnection wires, the via made in interconnection structure is self-aligned with underlying interconnection wires. In this regard, underlying metal wires are formed in the dielectric layer. A groove is formed in the underlying metal line below the top surface of the interlayer dielectric. The stop layer is arranged above the interlayer dielectrics and is located in the groove of the underlying metal wire. The stop layer allows the via channel to be formed downward (for example, etched) in the groove of the underlying metal line to align itself with the underlying metal line. The conductive material is then deposited in the via channel extending into the groove to form a self-aligning via interconnected to the underlying metal wire.

【技术实现步骤摘要】
【国外来华专利技术】在用于集成电路(IC)的互连结构中形成自对准垂直互连通道(VIA)优先权申请本申请要求于2016年3月21日提交并题为“FORMINGSELF-ALIGNEDVERTICALINTERCONNECTACCESSES(VIAs)ININTERCONNECTSTRUCTURESFORINTEGRATEDCIRCUITS(ICs)(在用于集成电路(IC)的互连结构中形成自对准垂直互连通道(VIA))”的美国临时专利申请S/N.62/310,951的优先权，其内容通过引用被全部纳入于此。本申请还要求于2016年8月5日提交并题为“FORMINGSELF-ALIGNEDVERTICALINTERCONNECTACCESSES(VIAs)ININTERCONNECTSTRUCTURESFORINTEGRATEDCIRCUITS(ICs)(在用于集成电路(IC)的互连结构中形成自对准垂直互连通道(VIA))”的美国专利申请S/N.15/229,535的优先权，其内容通过引用被全部纳入于此。背景I.公开领域本公开的技术一般涉及在集成电路(IC)中形成的金属互连结构，尤其涉及在金属互连结构中形成垂直互连通道(via)以提供金属互连结构中的金属线之间的互连。II.
技术介绍
集成电路(IC)的当前半导体制造可包括前段制程(FEOL)、中段制程(MOL)和/或后段制程(BEOL)工艺。FEOL工艺可包括晶片制备、隔离、阱形成、栅极图案化、间隔物、扩展、以及源极/漏极注入、硅化物形成等等。MOL和/或BEOL工艺可包括栅极触点形成和IC的不同层之间的互连。BEOL工艺还包括用于将在FEOL和MOL工艺期间创建的半导体器件进行互连的一系列晶片处理步骤。半导体制造中的常规BEOL工艺采用铜(Cu)互连和低介电常数(低K)层间电介质(ILD)来减少信号延迟、串扰和功率耗散。这些Cu互连可以用双镶嵌工艺来制造，并且包括以金属线结构形式提供的垂直互连通道(via)和沟槽结构。金属线结构在给定的互连级内分配信号，也被称为金属级或金属层。via是在相邻金属层之间传送信号的互连。就此而言，图1A解说了可在半导体管芯102中提供的互连结构100的顶视图。图1B解说了图1A中的互连结构100沿A1-A1线的横截面侧视图。互连结构100采用viaVX以在相应上金属层MLX+1和下金属层MLX中的相邻的上金属线MX+1和下金属线MX之间提供互连。符号“X+1”表示在该示例中，上金属层MLX+1和上金属线MX+1被直接布置在下金属层MLX和下金属线MX的上方并与之相邻。可以使用双镶嵌工艺制造viaVX，其中首先沉积并使用光刻图案化ILD104和上金属层MLX+1。由于蚀刻和金属沉积，创建上金属线MX+1和viaVX。因此，作为制造工艺的一部分，viaVX与互连结构100的上金属层MLX+1对准，如图1A和1B所示。viaVX与下金属线MX偏离，这增加了viaVX的via电阻。viaVX与下金属线MX偏离还使得viaVX位于与相邻下金属线MX(N)相距via金属短路距离S。然而，下金属线MX、MX(N)之间的ILD104提供下金属线MX(N)和viaVX之间的隔离，以避免下金属线MX、MX(N)之间的电短路(即，via金属短路)。viaVX与下金属线MX的对准将基于制造工艺的变化而变化。如果图1A和1B中的半导体管芯102中的金属节距P的尺寸缩小，则互连结构100的金属节距P也将因此减小。然而，随着互连结构100的金属节距P减小，viaVx与下金属线MX的未对准可能增加，从而导致增加的viaVX电阻。增加的viaVx电阻导致金属线MX、MX+1之间增加的信号延迟。进一步地，减小互连结构100的金属节距P会进一步减小viaVX与相邻金属线MX(N)之间的via金属短路距离S。较短的via金属短路距离S可能导致ILD104发生击穿，在下金属线MX、MX(N)之间产生电短路。这对于图1A和1B中的互连结构100的亚30纳米(nm)金属节距P可能尤其如此。然而，期望并且需要继续缩小半导体器件中的器件大小，同时仍然提供具有较低互连电阻以及via与金属线之间的足够隔离以避免via金属短路的互连结构。公开概述本公开的各方面包括在用于集成电路(IC)的互连结构中形成自对准垂直互连通道(via)。这些互连结构包括被布置在层中的金属线，这些层通过via互连以提供与在半导体管芯中下垫有源半导体区域中的半导体器件的互连。与下垫互连金属线的via未对准影响via电阻，从而导致via中的信号延迟。via未对准还可导致至相邻金属线的via金属短路。为了减少或避免提供与下垫互连金属线的互连的via的未对准，本文所公开的方面提供了互连结构中所制造的via，以与下垫互连金属线自对准。就此而言，在本文所公开的某些方面中，下垫金属线被形成在层间电介质(ILD)层中。在层间介电层的顶表面下方在下垫金属线中形成凹槽。停止层被布置在层间介电层上方并位于下垫金属线的凹槽内。停止层允许在下垫金属线的凹槽内形成(例如，向下蚀刻)via通道，以使via通道与下垫金属线自对准。换言之，凹槽允许via通道被布置并与下垫金属线对准，以允许via在制造期间与下垫金属线自对准。随后在延伸至凹槽中的via通道中沉积导电材料，以形成互连至下垫金属线的自对准via。在另一方面，可期望形成具有比下垫金属层中的凹槽更大宽度的via通道。例如，自对准via可以形成在via开口中，使得自对准via的第一via部分延伸至下垫金属线的相应凹槽区域中，以与下垫金属线自对准，而自对准via的第二via部分延伸至凹槽区域之外。这允许放宽via着陆工艺余量，同时提供via通道与凹槽完全交叠，以使via与下垫金属线完全自对准。进一步地，在另一方面，凹槽也被形成在与via相邻的(诸)下垫金属线中，以增加(诸)相邻下垫金属线和via之间的距离，以降低via金属短路的风险。例如，如果via通道具有比其在下垫金属层中的凹槽更大的宽度，则凹槽上方的via的宽度将向相邻的(诸)下垫金属线延伸超过凹槽的宽度。通过在相邻的(诸)下垫金属线形成凹槽，via和(诸)相邻下垫金属线之间的距离被增大。这可允许互连结构的金属线节距被进一步减小，同时仍旧避免via金属短路。就此而言，在一方面，提供了一种用于IC的互连结构。该互连结构包括下垫金属层。该下垫金属层包括被布置在具有顶表面的介电层中的多条下垫金属线。该下垫金属层还包括被布置在介电层中在介电层的顶表面下方向下凹槽距离至多条下垫金属线之中的下垫金属线的具有凹槽宽度的凹槽区域。互连结构还包括被布置在下垫金属层上方的上覆金属层，该上覆金属层包括多条上覆金属线。互连结构还包括被布置在下垫金属层和上覆金属层之间且将下垫金属线与多条上覆金属线之中的上覆金属线电互连的具有via开口宽度的自对准via。自对准via包括自对准via的第一via部分，其延伸至下垫金属线的相应凹槽区域中以与下垫金属线自对准。自对准via还包括自对准via的第二via部分，其在凹槽区域之外延伸至via开口宽度。在另一方面，提供了一种用于IC的互连结构。该互连结构包括用于在IC中提供下垫电互连的装置。该互连结构包括用于在IC中提供上覆电互连的本文档来自技高网...

【技术保护点】
1.一种用于集成电路(IC)的互连结构，包括：下垫金属层，包括：被布置在具有顶表面的介电层中的多条下垫金属线；以及具有凹槽宽度的凹槽区域，其被布置在所述介电层中在所述介电层的所述顶表面下方向下凹槽距离至所述多条下垫金属线之中的下垫金属线；被布置在所述下垫金属层上方的上覆金属层，所述上覆金属层包括多条上覆金属线；以及具有垂直互连通道开口宽度的垂直互连通道，其被布置在所述下垫金属层和所述上覆金属层之间且将所述下垫金属线与所述多条上覆金属线之中的上覆金属线电互连，其中所述自对准垂直互连通道包括：所述自对准垂直互连通道的第一垂直互连通道部分，其延伸至所述下垫金属线的相应凹槽区域中以与所述下垫金属线自对准；以及所述自对准垂直互连通道的第二垂直互连通道部分，其在所述凹槽区域之外延伸至所述垂直互连通道开口宽度的。

【技术特征摘要】
【国外来华专利技术】2016.03.21 US 62/310,951;2016.08.05 US 15/229,5351.一种用于集成电路(IC)的互连结构，包括：下垫金属层，包括：被布置在具有顶表面的介电层中的多条下垫金属线；以及具有凹槽宽度的凹槽区域，其被布置在所述介电层中在所述介电层的所述顶表面下方向下凹槽距离至所述多条下垫金属线之中的下垫金属线；被布置在所述下垫金属层上方的上覆金属层，所述上覆金属层包括多条上覆金属线；以及具有垂直互连通道开口宽度的垂直互连通道，其被布置在所述下垫金属层和所述上覆金属层之间且将所述下垫金属线与所述多条上覆金属线之中的上覆金属线电互连，其中所述自对准垂直互连通道包括：所述自对准垂直互连通道的第一垂直互连通道部分，其延伸至所述下垫金属线的相应凹槽区域中以与所述下垫金属线自对准；以及所述自对准垂直互连通道的第二垂直互连通道部分，其在所述凹槽区域之外延伸至所述垂直互连通道开口宽度的。2.如权利要求1所述的互连结构，其特征在于，所述自对准垂直互连通道的第二垂直互连通道部分具有大于所述凹槽区域的凹槽宽度的宽度。3.如权利要求1所述的互连结构，其特征在于，所述多条下垫金属线进一步包括与所述下垫金属线相邻的相邻下垫金属线；以及进一步包括相邻凹槽区域，其被布置在所述介电层中在所述介电层的所述顶表面下方向下所述凹槽距离至所述相邻下垫金属线。4.如权利要求3所述的互连结构，其特征在于，所述相邻凹槽区域通过在所述介电层的顶表面下方移除所述相邻下垫金属线的具有所述凹陷距离的一部分而形成。5.如权利要求3所述的互连结构，其特征在于，所述相邻下垫金属线的所述凹槽距离是所述多条下垫金属线的金属节距的至少约二分之一(1/2)。6.如权利要求1所述的互连结构，其特征在于，所述凹槽区域通过在所述介电层的顶表面下方移除所述下垫金属线的具有所述凹陷距离的一部分而形成。7.如权利要求1所述的互连结构，其特征在于，所述下垫金属线的所述凹槽距离是所述多条下垫金属线的金属节距的至少约二分之一(1/2)。8.如权利要求1所述的互连结构，其特征在于，所述多条下垫金属线由从包括钴(Co)、钌(Ru)和铝(Al)的组中选择的金属材料形成。9.如权利要求1所述的互连结构，其特征在于，所述多条下垫金属线的金属节距小于或等于五十六(56)纳米(nm)。10.如权利要求1所述的互连结构，其特征在于，所述多条下垫金属线的金属节距小于或等于二十八(28)纳米(nm)。11.如权利要求1所述的互连结构，其特征在于，所述多条下垫金属线的金属节距小于或等于五(5)纳米(nm)。12.如权利要求3所述的互连结构，其特征在于，进一步包括被布置在所述相邻凹槽区域中的停止层。13.如权利要求12所述的互连结构，其特征在于，所述停止层包括蚀刻停止层。14.如权利要求13所述的互连结构，其特征在于，所述蚀刻停止层包括氮化铝(AlN)。15.如权利要求13所述的互连结构，其特征在于，所述蚀刻停止层的厚度小于或等于二(2)纳米(nm)。16.如权利要求1所述的互连结构，其特征在于，进一步包括被布置在所述下垫金属线和所述上覆金属线之间的第二介电层；其中所述自对准垂直互连通道被布置通过所述下垫金属线和所述上覆金属线之间的所述第二介电层。17.如权利要求1所述的互连结构，其特征在于，所述互连结构被集成到所述IC中。18.如权利要求1所述的互连结构，其特征在于，所述互连结构被集成到从由以下各项构成的组中选择的设备中：机顶盒；娱乐单元；导航设备；通信设备；固定位置数据单元；移动位置数据单元；移动电话；蜂窝电话；智能电话；平板设备；平板手机；计算机；便携式计算机；台式计算机；个人数字助理(PDA)；监视器；计算机监视器；电视机；调谐器；无...

【专利技术属性】
技术研发人员：J·J·徐，J·J·朱，C·F·耶普，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US