一种防浪涌的电源钳位电路、芯片及通信终端制造技术

本发明专利技术公开了一种防浪涌的电源钳位电路、芯片及通信终端。该电源钳位电路包括至少一个驱动单元和泄放单元，泄放单元分别连接对应的驱动单元，驱动单元分别连接同一个延时单元，延时单元和泄放单元分别连接电源电压和地线。通过沿着电源电压走线方向，依次控制驱动单元或泄放单元，或者依次控制延时单元，使得每个泄放单元的等效导通电阻和等效金属走线电阻之和相同，以抵消每个泄放单元中NMOS晶体管因金属走线长度不同导致的金属走线电阻不同而引起的NMOS晶体管导通不均匀，增强每个泄放单元的导通均匀性，从而提高本电源钳位电路的防浪涌能力，增强电子产品的可靠性。

A Surge-proof Power Clamp Circuit, Chip and Communication Terminal

The invention discloses an anti-surge power clamp circuit, a chip and a communication terminal. The power clamp circuit consists of at least one drive unit and a discharge unit, which are connected to the corresponding drive unit, the drive unit is connected to the same delay unit, and the delay unit and the discharge unit are connected to the power supply voltage and ground wire respectively. By controlling the driving unit or the discharge unit or the delay unit in turn along the direction of the power supply voltage, the equivalent on resistance and the equivalent metal line resistance of each discharge unit are the same, so as to offset the metal line resistance caused by the different metal line length of the NMOS transistor in each discharge unit. Different NMOS transistors lead to uneven conduction, which enhances the conduction uniformity of each discharge unit, thus improving the anti-surge ability of the clamping circuit of the power supply and enhancing the reliability of electronic products.

【技术实现步骤摘要】
一种防浪涌的电源钳位电路、芯片及通信终端
本专利技术涉及一种电源钳位电路，尤其涉及一种防浪涌的电源钳位电路(以下简称为电源钳位电路)，同时也涉及包括该电源钳位电路的芯片及相应的通信终端，属于模拟集成电路

技术介绍
在集成电路设计中，浪涌是指电源刚开通的那一瞬间产生的强力脉冲。它很可能使芯片在浪涌的一瞬间烧坏，所以芯片在设计时需要优先考虑浪涌问题。在现有技术中，芯片一般采用多级防护、逐级消减的防护原理来解决浪涌问题。如图1所示，该多级防护电路一般包括第一级保护电路和被保护芯片内部的电源钳位电路；其中，第一级保护电路可以采用瞬态抑制二极管(TransientVoltageSuppressor吸收一个瞬间大电流，并把其两端电压箝制在一个预定的数值上，从而保护后面的电路元件不受瞬态高压尖峰脉冲的冲击；电源钳位电路设置在电源电压与地线之间，并通过该电路中的多个NMOS晶体管实现泄放瞬时大电流，进而避免芯片因瞬时大电流而被烧坏。由于电源钳位电路的NMOS晶体管的导通均匀性会影响其浪涌保护能力，因此，通常采用增大NMOS晶体管的漏极与栅极的间距来提高其导通均匀性。但是，这种做法会增加芯片面积，降低集成度；或者，在NMOS晶体管上增加硅化物保护层来提高其导通均匀性，但这种做法会显著增加成本。
技术实现思路
本专利技术所要解决的首要技术问题在于提供一种防浪涌的电源钳位电路。本专利技术所要解决的另一技术问题在于提供一种包括该电源钳位电路的芯片及相应的通信终端。为实现上述专利技术目的，本专利技术采用下述的技术方案：根据本专利技术实施例的第一方面，提供一种防浪涌的电源钳位电路，包括至少一个驱动单元和泄放单元，所述泄放单元分别连接对应的所述驱动单元，所述驱动单元分别连接同一个延时单元，所述延时单元和所述泄放单元分别连接电源电压和地线；沿着所述电源电压走线方向，依次控制所述驱动单元或所述泄放单元，使得每个所述泄放单元的等效导通电阻和等效金属走线电阻之和相同。其中较优地，所述延时单元包括电阻模块和电容模块，所述电阻模块的一端连接所述电源电压，所述电阻模块的另一端分别连接所述电容模块的一端和所述驱动单元的输入端，所述电容模块的另一端连接地线。其中较优地，沿着所述电源电压走线方向，依次控制所述驱动单元，使得每个所述泄放单元的所述等效导通电阻和所述等效金属走线电阻之和相同时，所述驱动单元由奇数个反相器相互串联组成，并以第一个反相器的输入端作为所述驱动单元的输入端，以最后一个反相器的输出端作为所述驱动单元的输出端；所述泄放单元包括相同个数的NMOS晶体管，所述驱动单元的输入端分别连接所述电阻模块的另一端，所述驱动单元的输出端分别连接对应所述泄放单元的所述NMOS晶体管的栅极，所述NMOS晶体管的漏极分别连接所述电源电压，所述NMOS晶体管的源极分别连接地线；所述驱动单元中最后一个反相器的尺寸沿着所述电源电压走线方向依次增大。其中较优地，沿着所述电源电压走线方向，依次控制所述泄放单元，使得每个所述泄放单元的所述等效导通电阻和所述等效金属走线电阻之和相同时，所述驱动单元由奇数个且尺寸相同的反相器相互串联组成，并以第一个反相器的输入端作为所述驱动单元的输入端，以最后一个反相器的输出端作为所述驱动单元的输出端；所述泄放单元包括至少一个NMOS晶体管，所述驱动单元的输入端分别连接所述电阻模块的另一端，所述驱动单元的输出端分别连接对应所述泄放单元的所述NMOS晶体管的栅极，所述NMOS晶体管的漏极分别连接所述电源电压，所述NMOS晶体管的源极分别连接地线；所述泄放单元中，所述NMOS晶体管的个数沿着所述电源电压走线方向依次减少。根据本专利技术实施例的第二方面，提供一种防浪涌的电源钳位电路，包括至少一个延时单元、驱动单元及泄放单元，所述延时单元和所述泄放单元分别连接电源电压和地线，所述延时单元分别连接对应的所述驱动单元，所述驱动单元分别连接对应的所述泄放单元；沿着所述电源电压走线方向，依次控制所述延时单元，使得每个所述泄放单元的等效导通电阻和等效金属走线电阻之和相同。其中较优地，所述延时单元包括电阻模块和电容模块，所述电阻模块的一端连接电源电压，所述电阻模块的另一端分别连接所述电容模块的一端和对应的驱动单元的输入端，所述电容模块的另一端连接地线。其中较优地，所述电阻模块包括至少一个电阻；当所述电阻为多个时，各所述电阻相互串联；所述电容模块包括至少一个电容；当所述电容为多个时，各所述电容相互并联。其中较优地，沿着所述电源电压走线方向，依次控制所述延时单元，使得每个所述泄放单元的所述等效导通电阻和所述等效金属走线电阻之和相同时，所述驱动单元由奇数个且尺寸相同的反相器相互串联组成，并以第一个反相器的输入端作为所述驱动单元的输入端，以最后一个反相器的输出端作为所述驱动单元的输出端；所述泄放单元包括相同个数的NMOS晶体管，所述驱动单元的输入端分别连接对应所述延时单元的所述电阻模块的另一端，所述驱动单元的输出端分别连接对应所述泄放单元的所述NMOS晶体管的栅极，所述NMOS晶体管的漏极分别连接所述电源电压，所述NMOS晶体管的源极分别连接地线；所述延时单元中所述电阻模块的等效电阻沿着所述电源电压走线方向依次增大；或者，所述延时单元中所述电容模块的等效电容沿着所述电源电压走线方向依次增大；或者，所述延时单元中所述电阻模块的等效电阻和所述电容模块的等效电容沿着所述电源电压走线方向依次同时增大。其中较优地，采用工作于线性区的NMOS晶体管或PMOS晶体管来代替所述电阻；采用MOS电容代替所述电容。根据本专利技术实施例的第三方面，提供一种芯片，包括上述防浪涌的电源钳位电路。根据本专利技术实施例的第四方面，提供一种通信终端，包括上述防浪涌的电源钳位电路。本专利技术所提供的电源钳位电路通过沿着电源电压走线方向，依次控制每个驱动单元或每个泄放单元，或者依次控制每个延时单元，使得每个泄放单元的等效导通电阻和等效金属走线电阻之和相同，以抵消每个泄放单元中NMOS晶体管因金属走线长度不同导致的金属走线电阻不同而引起的NMOS晶体管导通不均匀，增强每个泄放单元的导通均匀性，从而提高本电源钳位电路的防浪涌能力，增强电子产品的可靠性。附图说明图1为现有的多级防护电路的原理图；图2为现有电源钳位电路中，多个NMOS晶体管连接的版图结构示意图；图3为本专利技术所提供的电源钳位电路中，电源电压走线方向的示意图；图4为本专利技术实施例1所提供的电源钳位电路的原理图；图5为本专利技术实施例2所提供的电源钳位电路的原理图；图6为本专利技术实施例3所提供的电源钳位电路的原理图；图7为本专利技术所提供的电源钳位电路中，反相器的电路原理图。具体实施方式下面结合附图和具体实施例对本专利技术的
技术实现思路
做进一步的详细说明。现有的电源钳位电路采用多个NMOS晶体管作为防浪涌主要器件，利用该NMOS晶体管较大的瞬时大电流泄放能力实现泄放瞬时大电流，以避免芯片因瞬时大电流而被烧坏。具体地说，当发生瞬时大电流时，需要保证电源钳位电路中的每个NMOS晶体管同时被开启导通，实现将瞬时大电流泄放到大地。由于每个NMOS晶体管到电源电压的距离不同，且每个NMOS晶体管到电源电压的金属走线长度也不同，根据如下公式：其中，Rs表示各NMOS晶体管到电源电压的每一层金属走线的本文档来自技高网...

【技术保护点】
1.一种防浪涌的电源钳位电路，其特征在于包括至少一个驱动单元和泄放单元，所述泄放单元分别连接对应的所述驱动单元，所述驱动单元分别连接同一个延时单元，所述延时单元和所述泄放单元分别连接电源电压和地线；沿着所述电源电压走线方向，依次控制所述驱动单元或所述泄放单元，使得每个所述泄放单元的等效导通电阻和等效金属走线电阻之和相同。

【技术特征摘要】
1.一种防浪涌的电源钳位电路，其特征在于包括至少一个驱动单元和泄放单元，所述泄放单元分别连接对应的所述驱动单元，所述驱动单元分别连接同一个延时单元，所述延时单元和所述泄放单元分别连接电源电压和地线；沿着所述电源电压走线方向，依次控制所述驱动单元或所述泄放单元，使得每个所述泄放单元的等效导通电阻和等效金属走线电阻之和相同。2.如权利要求1所述的电源钳位电路，其特征在于：所述延时单元包括电阻模块和电容模块，所述电阻模块的一端连接所述电源电压，所述电阻模块的另一端分别连接所述电容模块的一端和所述驱动单元的输入端，所述电容模块的另一端连接地线。3.如权利要求2所述的电源钳位电路，其特征在于：沿着所述电源电压走线方向，依次控制所述驱动单元，使得每个所述泄放单元的所述等效导通电阻和所述等效金属走线电阻之和相同时，所述驱动单元由奇数个反相器相互串联组成，并以第一个反相器的输入端作为所述驱动单元的输入端，以最后一个反相器的输出端作为所述驱动单元的输出端；所述泄放单元包括相同个数的NMOS晶体管，所述驱动单元的输入端分别连接所述电阻模块的另一端，所述驱动单元的输出端分别连接对应所述泄放单元的所述NMOS晶体管的栅极，所述NMOS晶体管的漏极分别连接所述电源电压，所述NMOS晶体管的源极分别连接地线；所述驱动单元中最后一个反相器的尺寸沿着所述电源电压走线方向依次增大。4.如权利要求2所述的电源钳位电路，其特征在于：沿着所述电源电压走线方向，依次控制所述泄放单元，使得每个所述泄放单元的所述等效导通电阻和所述等效金属走线电阻之和相同时，所述驱动单元由奇数个且尺寸相同的反相器相互串联组成，并以第一个反相器的输入端作为所述驱动单元的输入端，以最后一个反相器的输出端作为所述驱动单元的输出端；所述泄放单元包括至少一个NMOS晶体管，所述驱动单元的输入端分别连接所述电阻模块的另一端，所述驱动单元的输出端分别连接对应所述泄放单元的所述NMOS晶体管的栅极，所述NMOS晶体管的漏极分别连接所述电源电压，所述NMOS晶体管的源极分别连接地线；所述泄放单元中，所述NMOS晶体管的个数沿着所述电源电压走线方向依次减少。5.一种防浪涌的电源钳位电路，其特征在于包括至少一个延时单元、驱动单元及泄放单元，所述延时单元和所述泄放单元分别连接电源电压和地线，所述延时单元分别连接对应的所述驱动单元，所述驱动单元分别连接对应的所述泄放单元；沿着所述电源电压走线方向，依次控制所述延时单元，使得每个所述泄放单元的等效导通电阻和等效金属走线电阻之和相同。6.如权利要求5所述的电源钳位电路，其特征在于：所述延时单元包括电阻模块和电容模块，所述电阻模块的一端连接电源电压，所述电阻模块的另一端分别连接所述电容模块的一端和对应的驱动单元的输入端，所述电容模块的另一端连接地线。7.如权利要求2或6所述的电源钳位电路，其特征在于：所述电阻模块包括至少一个电阻；...

【专利技术属性】
技术研发人员：李艳伟，林升，
申请(专利权)人：唯捷创芯天津电子技术股份有限公司，
类型：发明
国别省市：天津,12