满足线边缘粗糙度及其他集成目的的等离子体处理方法技术

提供了一种使用集成方案来使基板上的层图案化的方法，该方法包括：布置具有结构图案层、中性层以及底层的基板，结构图案层包括第一材料和第二材料；使用第一工艺气体混合物来执行第一处理工艺以形成第一图案，第一工艺气体包括CxHyFz和氩气的混合物；使用第二工艺气体混合物来执行第二处理工艺以形成第二图案，第二工艺气体包括低含氧气体和氩气的混合物；并行控制集成方案的选择的两个或更多个操作变量以便实现目标集成目的。

【技术实现步骤摘要】
【国外来华专利技术】满足线边缘粗糙度及其他集成目的的等离子体处理方法
本专利技术涉及一种用于在基板上选择性地蚀刻具有第一材料层和第二材料层的结构图案的方法，并且具体涉及降低线边缘粗糙度(LER)以及实现定向自组装(DSA)工艺中的其他目标集成目的。
技术介绍
在半导体器件生产中保持成本和性能的竞争力的需要已经导致集成电路的器件密度的持续增加。为了实现半导体集成电路的较高集成度和微型化，也必须实现形成在半导体晶片上的电路图案的微型化。光刻是用于通过将掩模上的几何形状和图案转移至半导体晶片的表面来制造半导体集成电路的标准技术。然而，当前技术水平的光刻工具允许低至约25nm的最小特征尺寸。因此，需要提供更小特征的新方法。具有第一材料和第二材料的一种类型的结构图案层是DSA层。DSA层包括嵌段共聚物(BCP)的自组装，其被认为是用于将分辨率提高至与仅通过现有技术光刻方法获得的分辨率相比更好的值的潜在工具。嵌段共聚物是用于纳米制造的化合物，原因是其可以在冷却低于一定温度下(有序-无序转变温度TOD)经受有序-无序转变，导致具有不同化学性质的共聚物嵌段的相分离以形成尺寸为几十纳米或甚至小于10nm的有序、化学上不同本文档来自技高网...

【技术保护点】
1.一种使用集成方案使基板上的层图案化的方法，所述方法包括：将基板布置在处理室中，所述基板具有结构图案层、中性层和底层，所述结构图案层包括第一材料和第二材料；使用第一工艺气体混合物来执行第一处理工艺，以在所述基板上形成第一图案，所述第一工艺气体包括CxHyFz和氩气的混合物；使用第二工艺气体混合物来执行第二处理工艺，以在所述基板上形成第二图案，所述第二工艺气体包括低含氧气体和氩气的混合物；并行控制所述集成方案的选择的两个或更多个操作变量，以便实现目标集成目的。

【技术特征摘要】
【国外来华专利技术】2016.01.27 US 62/287,718;2016.09.15 US 15/266,3971.一种使用集成方案使基板上的层图案化的方法，所述方法包括：将基板布置在处理室中，所述基板具有结构图案层、中性层和底层，所述结构图案层包括第一材料和第二材料；使用第一工艺气体混合物来执行第一处理工艺，以在所述基板上形成第一图案，所述第一工艺气体包括CxHyFz和氩气的混合物；使用第二工艺气体混合物来执行第二处理工艺，以在所述基板上形成第二图案，所述第二工艺气体包括低含氧气体和氩气的混合物；并行控制所述集成方案的选择的两个或更多个操作变量，以便实现目标集成目的。2.根据权利要求1所述的方法，其中，所述第一材料是第一自组装材料，并且所述第二材料是第二自组装材料。3.根据权利要求2所述的方法，其中，所述第一自组装材料是第一嵌段共聚物，并且所述第二自组装材料是第二嵌段共聚物。4.根据权利要求3所述的方法，其中，所述第一嵌段共聚物是聚(甲基丙烯酸甲酯)，并且所述第二嵌段共聚物是聚苯乙烯；以及/或者其中，所述CxHyFz是C4F8、CH4、CHF3或CH3F。5.根据权利要求4所述的方法，其中，所述第一嵌段共聚物相对于所述第二嵌段共聚物的目标蚀刻选择性在从2.0nm至3.0nm的范围内，以及/或者其中，所述目标集成目的包括：所述基板上的图案的目标线边缘粗糙度(LER)在从1.5nm至2.4nm的范围内、没有残留基脚和/或目标基板产量。6.根据权利要求5所述的方法，其中，所述底层包括氧化物层、预先图案(APF)层、硅氮化物层以及钛氮化物层。7.根据权利要求6所述的方法，其中，在执行所述第一处理工艺之前：执行初始蚀刻工艺以使用初始工艺气体混合物选择性地去除所述中性层和所述第一材料同时保留所述第二材料，以便在所述基板上形成初始图案；以及对所述基板上的初始图案执行固化工艺。8.根据权利要求7...

【专利技术属性】
技术研发人员：文·梁，阿基特若·高，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：日本,JP