The embodiment of the invention discloses a data processing circuit, an arithmetic board, a mining machine and a mining system, which relates to the technical field of data processing. Data processing circuit is applied to digital money miner. Data processing circuit includes at least two data processing modules in parallel. Each data processing module includes at least three power input terminals, and different power supply terminals connected to the same data processing module are different from each other. Compared with the existing technology, in the embodiment of the present invention, each data processing module in the data processing circuit is parallel to each other, and the voltage on the same power input terminal of the different data processing modules is consistent with each other, thus improving the stability and security of the data processing circuit.
【技术实现步骤摘要】
一种数据处理电路、算力板、矿机以及挖矿系统
本专利技术涉及数据处理
,尤其涉及一种数据处理电路、算力板、矿机以及挖矿系统。
技术介绍
目前,数字货币挖矿机通常可采用串联数据处理电路实现任务的处理。具体地,串联数据处理电路是指将计算设备中的多个数据处理模组进行串联,并将最高级数据处理模组的供电端与输入电源连接,将每一个数据处理模组的输出端与下一级数据处理模组的供电端连接,将最低级数据处理模组的输出端接地(或公共负端),以在输入电源和接地端之间形成多级串联的电压域。但是,申请人在研究中发现,由于数字货币挖矿机中的每一个数据处理模组的内阻并不完全一致,因而在串联供电时,可能会存在部分数据处理模组的工作电压过大或者过小的问题,进而可能会影响整个数据处理电路甚至整个数字货币挖矿机的稳定性和安全性。也就是说,现有的数据处理电路存在稳定性较差以及安全性较低的问题。
技术实现思路
第一方面,本专利技术实施例提供了一种数据处理电路,应用于数字货币挖矿机,数据处理电路包括并联的至少两个数据处理模组,其中:每一个数据处理模组包括至少三个电源输入端,且同一个数据处理模组的不同电源输入端连接的供电电源互不相同。也就是说,数据处理电路中的至少一个数据处理模组是相互并联在一起的,这就使得不同数据处理模组的相同电源输入端上的电压相互一致,因而能够提升数据处理电路的稳定性和安全性。结合第一方面,在第一方面的第一种可能的实现方式中,每一数据处理模组包括处理芯片以及存储单元,其中:处理芯片,用于调用存储单元中的任务数据,并基于任务数据得出任务结果;存储单元,用于存储任务数据。也就是说,在数据 ...
【技术保护点】
1.一种数据处理电路,应用于数字货币挖矿机,其特征在于,所述数据处理电路包括并联的至少两个数据处理模组,其中:每一个数据处理模组包括至少三个电源输入端,且同一个数据处理模组的不同电源输入端连接的供电电源互不相同。
【技术特征摘要】
1.一种数据处理电路,应用于数字货币挖矿机,其特征在于,所述数据处理电路包括并联的至少两个数据处理模组,其中:每一个数据处理模组包括至少三个电源输入端,且同一个数据处理模组的不同电源输入端连接的供电电源互不相同。2.如权利要求1所述的数据处理电路,其特征在于,每一数据处理模组包括处理芯片以及存储单元,其中:所述处理芯片,用于调用所述存储单元中的任务数据,并基于所述任务数据得出任务结果;所述存储单元,用于存储所述任务数据。3.如权利要求2所述的数据处理电路,其特征在于,所述处理芯片为专用集成电路ASIC芯片。4.如权利要求2所述的数据处理电路,其特征在于,所述处理芯片,用于在接收到数据运算任务后,调用所述存储单元中与所述数据运算任务相对应的任务数据。5.如权利要求2所述的数据处理电路,其特征在于,所述处理芯片包括至少一个处理单元,所述存储单元包括至少一个存储子单元,其中:每一个处理单元对应至少一个存储子单元,每一个存储子单元对应一个处理单元。6.如权利要求5所述的数据处理电路,其特征在于,每一个处理单元包括控制子单元以及读写子单元,其中:所述控制子单元,用于控制所述读写子单元对所述存储单元进行数据处理;所述读写子单元,用于在所述控制子单元的控制下对所述存储单元进行数据处理。7.如权利要求6所述的数据处理电路,其特征在于,所述控制子单元,用于在接收到数据运算任务后,向所述读写子单元发送调用指令,并接收所述读写子单元返回的任务数据,并基于所述任务数据得出与所述数据运算任务相对应的任务结果;所述读写子单元,用于在接收到所述调用指令后,从所述存储单元中读取与所述数据运算任务相对应的任务数据,并将所述任务数据返回至所述控制子单元。8.如权利要求6所述的数据处理电路,其特征在于,所述数据处理模组的第一电源输入端,用于连接第一供电电源,所述第一供电电源用于向所述数据处理模组中的各控制子单元供电;所述数据处理模组的第二电源输入端,用于连接的第二供电源,所述第二供电电源用于向所述数据处理模组中的各读写子单元以及各存储子单元供电;所述数据处理模组的第三电源输入端,用于连接的第三供电电源,所述第三供电电源用于向所述数据处理模组中的各接口供电。9.如权利要求5所述的数据处理电路,其特征在于,所述至少一个处理单元为高速运算芯片。10.如权利要求5所述的数据处理电路,其特征在于,所述至少一个存储子单元为静态随机存取存储器SRAM、动态随机存取存储器DRAM、图形用双倍数据传输率存储器GDDR或者双倍速率同步动态随机存储器DDRSDRAM。11.如权利要求5所述的数据处理电路组,其特征在于,所述至少一个存储子单元为硬盘。12.如权利要求1所述的数据处理电路,其特征在于,所述处理芯片,还用于更新所述存储单元中的任务数据。13.如权利要求12所述的数据处理电路,其特征在于,所述处理芯片,还用于在接收到数据更新任...
【专利技术属性】
技术研发人员:王利军,邹桐,
申请(专利权)人:北京比特大陆科技有限公司,
类型:发明
国别省市:北京,11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。