一种工作站制造技术

本实用新型专利技术公开了一种工作站，包括分布式网络总线和预处理模块，所述分布式网络总线的信号端通过网络数据包连接有数据采集卡，所述数据采集卡的输出端连接有协议编码器，所述协议编码器的信号端连接有预处理模块，所述预处理模块的内部设置有信号阈值检测电路，所述信号阈值检测电路的信号端连接有FPGA控制器，所述信号阈值检测电路的包括共模控制电路和参考信号生产电路，通过对入侵数据集与项集矩阵的时序变化，采用自适应阈值调整信号丢失检测电路，拓宽了输入信号的共模输入范围和传输速率的适用范围，提高了信号检测的准确性，使得整个系统设计检测效率高、误报率低，在检测精度和系统稳定性方面均有良好表现。

【技术实现步骤摘要】
一种工作站
本技术涉及工作站安全性能防御
，特别涉及一种工作站。
技术介绍
随着计算机科学技术的飞速发展，全球信息资源的共享程度高速发展，人们在享受网络带来方便与快捷的同时，个人信息、商业机密甚至公司的网络系统都面临着严重的网络威胁与攻击。现有的互联网络的网速稳定性在于局域网工作站的建立，但是现有的工作站服务器经常受到网络威胁，因此，如何保证网络安全，设计和建立更为完善、安全的入侵检测系统成为全世界互联网专家和学者关注的热点问题。
技术实现思路
本技术要解决的技术问题是提供一种工作站，采用基于时序关联规则设计了用于分布式网络入侵攻击行为检测系统设计，设计检测系统硬件构成对项集矩阵变化及频繁项集的求解，实现对入侵源的精确检测，这样可以有效解决
技术介绍
中的问题。为了解决上述技术问题，本技术的技术方案为：一种工作站，包括分布式网络总线和预处理模块，所述分布式网络总线的信号端通过网络数据包连接有数据采集卡，所述数据采集卡的输出端连接有协议编码器，所述协议编码器的信号端连接有预处理模块，所述预处理模块的内部设置有信号阈值检测电路，所述信号阈值检测电路的信号端连接有FPGA控制器，所述信号阈值检测电路的包括共模控制电路和参考信号生产电路，所述共模控制电路和参考信号生产电路的输出端均通过差模检测放大器连接有比较器，所述比较器的输出端与FPGA控制器反馈连接；所述共模控制电路包括第一晶体管和第二晶体管，所述第一晶体管和第二晶体管之间发射极相连接，所述第一晶体管的集电极分别连接有第一电阻和第二电阻，所述第一电阻和第二电阻的信号端端分别连接有使能信号，所述第一晶体管和第二晶体管的集电极分别连接有第三晶体管和第四晶体管，所述第三晶体管和第四晶体管的发射极连接有第七晶体管和第八晶体管，所述第七晶体管和第八晶体管的基极相连接，所述第八晶体管的集电极分别连接有第三电阻和第四电阻，所述第三电阻和第四电阻的另一端分别连接有第五晶体管和第六晶体管，所述第五晶体管和第六晶体管的发射极均连接有第九晶体管。作为本技术一种优选的技术方案，所述第九晶体管的基极连接有第十晶体管和第十一晶体管,所述第十一晶体管的集电极与第一晶体管和第二晶体管的发射极相连接，所述第十一晶体管的发射极与第九晶体管的发射极相连接，所述第十晶体管的发射极直接接地。作为本技术一种优选的技术方案，所述第七晶体管的发射极与第二晶体管的基极相连接，所述第二晶体管的基极与第十晶体管的集电极相连接。作为本技术一种优选的技术方案，所述预处理模块的输出端连接有恶意数据检测模块，所述恶意数据检测模块的输入端连接有规则库。作为本技术一种优选的技术方案，所述恶意数据检测模块的信号端还连接有日志模块。采用上述技术方案，通过对入侵数据集与项集矩阵的时序变化，得出相关的频繁项集及时序关联规则，最终完成对恶意攻击数据的精确检测，信号处理过程采用自适应阈值调整信号丢失检测电路，可以针对不同的共模电平和数据率产生相应的阈值电压，有效消除了共模电平波动以及传输速率改变对检测结果的影响，拓宽了输入信号的共模输入范围和传输速率的适用范围，提高了信号检测的准确性，使得整个系统设计检测效率高、误报率低，在检测精度和系统稳定性方面均有良好表现。附图说明图1为本技术共模控制电路图；图2为本技术整体模块示意图；图3为本技术信号阈值检测电路模块示意图。图中，1-分布式网络总线；2-数据采集卡；3-协议编码器；4-预处理模块；5-FPGA控制器；6-信号阈值检测电路；7-恶意数据检测模块；8-规则库；9-共模控制电路；10-参考信号生产电路；11-差模检测放大器；12-比较器；13-日志模块。具体实施方式下面结合附图对本技术的具体实施方式作进一步说明。在此需要说明的是，对于这些实施方式的说明用于帮助理解本技术，但并不构成对本技术的限定。此外，下面所描述的本技术各个实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互组合。请参阅图1至图3，本技术提供一种技术方案：一种工作站，包括分布式网络总线1和预处理模块4，所述分布式网络总线1的信号端通过网络数据包连接有数据采集卡2，所述数据采集卡2的输出端连接有协议编码器3，所述协议编码器3的信号端连接有预处理模块4，所述预处理模块4的内部设置有信号阈值检测电路6，所述信号阈值检测电路6的信号端连接有FPGA控制器5，所述信号阈值检测电路6的包括共模控制电路9和参考信号生产电路10，所述共模控制电路9和参考信号生产电路10的输出端均通过差模检测放大器11连接有比较器12，所述比较器12的输出端与FPGA控制器5反馈连接；所述共模控制电路9包括第一晶体管M1和第二晶体管M2，所述第一晶体管M1和第二晶体管M2之间发射极相连接，所述第一晶体管M1的集电极分别连接有第一电阻R1和第二电阻R2，所述第一电阻R1和第二电阻R2的信号端端分别连接有使能信号，所述第一晶体管M1和第二晶体管M2的集电极分别连接有第三晶体管M3和第四晶体管M4，所述第三晶体管M3和第四晶体管M4的发射极连接有第七晶体管M7和第八晶体管M8，所述第七晶体管M7和第八晶体管M8的基极相连接，所述第八晶体管M8的集电极分别连接有第三电阻R3和第四电阻R4，所述第三电阻R3和第四电阻R4的另一端分别连接有第五晶体管M5和第六晶体管M6，所述第五晶体管M5和第六晶体管M6的发射极均连接有第九晶体管M9。优选的是，所述预处理模块4的输出端连接有恶意数据检测模块7，所述恶意数据检测模块7的输入端连接有规则库8；所述恶意数据检测模块7的信号端还连接有日志模块13；所述第九晶体管M9的基极连接有第十晶体管M10和第十一晶体管M11，所述第十一晶体管M11的集电极与第一晶体管M1和第二晶体管M2的发射极相连接，所述第十一晶体管M11的发射极与第九晶体管M9的发射极相连接，所述第十晶体管M10的发射极直接接地GND；所述第七晶体管M7的发射极与第二晶体管M2的基极相连接，所述第二晶体管M2的基极与第十晶体管M10的集电极相连接。本技术的工作原理是：采用分布式网络恶意数据攻击检测系统的硬件结构，数据采集通过网络数据传输的方式实现，在检测系统工作过程中，应用程序对网络数据包进行筛选和过滤，入侵检测系统的数据采集模块直接访问网络数据链路层捕获相关数据；基于协议编码的智能分析技术可以提高恶意数据检测效率，网络协议重新定义了数据包的格式，采用这种层级性的关系能够简化运算量，提高数据分析和处理效率；恶意网络数据检测与分析的模块是整个检测系统设计的核心部分，它将捕获网络数据与建立时序关联规则进行匹配，识别出恶意数据系统将自动报警；信号阈值检测电路6采用自适应阈值调整信号丢失检测电路，可以针对不同的共模电平和数据率产生相应的阈值电压，有效消除了共模电平波动以及传输速率改变对检测结果的影响，拓宽了输入信号的共模输入范围和传输速率的适用范围，提高了信号检测的准确性；进一步说明的是，共模控制电路9中第一电阻R1、第二电阻R2和M1～M4，M7，M10，M11管一起组成共模控制电路，其中，第一电阻R1、第二电阻R2检测出输入信号的共模电压VCM；M1～M4，M7，M10，管为2本文档来自技高网...

【技术保护点】
1.一种工作站，包括分布式网络总线(1)和预处理模块(4)，其特征在于：所述分布式网络总线(1)的信号端通过网络数据包连接有数据采集卡(2)，所述数据采集卡(2)的输出端连接有协议编码器(3)，所述协议编码器(3)的信号端连接有预处理模块(4)，所述预处理模块(4)的内部设置有信号阈值检测电路(6)，所述信号阈值检测电路(6)的信号端连接有FPGA控制器(5)，所述信号阈值检测电路(6)的包括共模控制电路(9)和参考信号生产电路(10)，所述共模控制电路(9)和参考信号生产电路(10)的输出端均通过差模检测放大器(11)连接有比较器(12)，所述比较器(12)的输出端与FPGA控制器(5)反馈连接；所述共模控制电路(9)包括第一晶体管(M1)和第二晶体管(M2)，所述第一晶体管(M1)和第二晶体管(M2)之间发射极相连接，所述第一晶体管(M1)的集电极分别连接有第一电阻(R1)和第二电阻(R2)，所述第一电阻(R1)和第二电阻(R2)的信号端端分别连接有使能信号，所述第一晶体管(M1)和第二晶体管(M2)的集电极分别连接有第三晶体管(M3)和第四晶体管(M4)，所述第三晶体管(M3)和第四晶体管(M4)的发射极连接有第七晶体管(M7)和第八晶体管(M8)，所述第七晶体管(M7)和第八晶体管(M8)的基极相连接，所述第八晶体管(M8)的集电极分别连接有第三电阻(R3)和第四电阻(R4)，所述第三电阻(R3)和第四电阻(R4)的另一端分别连接有第五晶体管(M5)和第六晶体管(M6)，所述第五晶体管(M5)和第六晶体管(M6)的发射极均连接有第九晶体管(M9)。...

【技术特征摘要】
1.一种工作站，包括分布式网络总线(1)和预处理模块(4)，其特征在于：所述分布式网络总线(1)的信号端通过网络数据包连接有数据采集卡(2)，所述数据采集卡(2)的输出端连接有协议编码器(3)，所述协议编码器(3)的信号端连接有预处理模块(4)，所述预处理模块(4)的内部设置有信号阈值检测电路(6)，所述信号阈值检测电路(6)的信号端连接有FPGA控制器(5)，所述信号阈值检测电路(6)的包括共模控制电路(9)和参考信号生产电路(10)，所述共模控制电路(9)和参考信号生产电路(10)的输出端均通过差模检测放大器(11)连接有比较器(12)，所述比较器(12)的输出端与FPGA控制器(5)反馈连接；所述共模控制电路(9)包括第一晶体管(M1)和第二晶体管(M2)，所述第一晶体管(M1)和第二晶体管(M2)之间发射极相连接，所述第一晶体管(M1)的集电极分别连接有第一电阻(R1)和第二电阻(R2)，所述第一电阻(R1)和第二电阻(R2)的信号端端分别连接有使能信号，所述第一晶体管(M1)和第二晶体管(M2)的集电极分别连接有第三晶体管(M3)和第四晶体管(M4)，所述第三晶体管(M3)和第四晶体管(M4)的发射极连接有第七晶体管(M7)和第八晶体管(M8)，所述第七晶...

【专利技术属性】
技术研发人员：陈飞，
申请(专利权)人：云南群林科技有限公司，
类型：新型
国别省市：云南,53