一种二极管及其制作方法技术

一种二极管器件及其制作方法，属于功率半导体器件技术领域。器件的元胞结构包括金属阴极、N+衬底和N‑外延层，N‑外延层的顶层两侧具有沟槽结构，沟槽结构自下而上包括P型半导体区和异质半导体；N‑外延层的顶层还具有P型肖特基势垒接触区，P型肖特基势垒接触区、部分N‑外延层与异质半导体通过沟槽侧壁的介质层相接触，异质半导体、介质层、P型碳化硅欧姆接触区以及N‑外延层形成了超势垒结构。本发明专利技术降低了器件的正向开启电压，显著提升了二极管的整流效率，有利于降低器件的通态损耗；同时提高了器件的阻断电压能力，且克服了“镜像力致势垒降低效应”，具有更低的漏电，更大的安全工作区，提高了器件的可靠性。此外，本发明专利技术提出器件的制作方法于现有制作工艺相兼容。

【技术实现步骤摘要】
一种二极管及其制作方法
本专利技术属于功率半导体器件
，特别涉及一种二极管及其制作方法。
技术介绍
自人类历史进入21世纪以来，世界能源生产和消费仍以化石能源为主。结合当下能源资源的开发及利用的情况来说，化石能源在较长时期内仍然是人类生存和发展的能源基础。而化石能源终将枯竭，且易引发环境污染问题，由此引发的环境与可持续发展问题是人类必须面对的难题。电能作为人类可利用能源的主要形式之一，对其使用效率提升是应对世界能源问题的重要解决途径。电力系统是人类利用电能和提高电能使用效率的必要途径，电力系统对电能输运、管理以及使用的效率的高低，体现着电力系统的现代化程度。具体来说，电力系统主要是对电能的产生过程进行调节、测量、控制、保护、调度和通信等，这个过程中，功率半导体器件起到了核心的作用。功率半导体器件性能的高低，决定着大小电力系统性能。从某种程度上来说，功率半导体器件性能的优劣，也关乎着节能减排效益高低。现目前最常用的功率二极管当属肖特基势垒二极管(Schottkybarrierdiode,SBD)和PIN二极管。PIN二极管属于双极型器件，具有高击穿电压和低反向电流的优势，由于存在少数载流子的注入而有反向恢复过程。而SBD属于多子器件或者单极型器件，其反向恢复时间比快恢复二极管或超快恢复二极管还要小，正向恢复过程中也不会有明显的电压过冲，因而它是高频电路、超高速开关电路的理想器件。传统SBD器件结构一般为垂直结构，其元胞结构如图1所示。器件结构自下而上依次为欧姆接触阴极、N+衬底、N-漂移区和肖特基接触阳极。SBD器件的基本工作原理如下：阳极金属与半导体接触时形成肖特基接触，实现SBD的单向导电。该结构的肖特基接触与欧姆接触是通过材料的掺杂浓度来实现的，与欧姆电极接触的半导体为重掺杂。正向偏压时，势垒高度变低，电子容易从半导体流向金属，形成从金属到半导体的电流；反向偏压时，势垒高度增大，电子很难通过高势垒，从而达到反向截止的目的，由此便实现了器件的单向导电性。相较PIN二极管而言，SBD器件的优势不仅仅在于其良好的反向恢复特性而且还具有低导通压降和高正向导通电流以及高热导率等优势，因而在功率器件市场上受到了一定的重视。但是，SBD在反向应用时，其固有的“镜像力”不可避免地降低了肖特基势垒高度，即降低了阻断多子运动的“门槛”，造成了SBD自身存在反向漏电较大、击穿电压较低的不足。同时，随着功率半导体技术的日渐成熟，硅基功率器件的特性已逐渐逼近其理论极限。研究人员力求在硅基功率器件狭窄的优化空间中寻找更佳参数的同时也注意到了碳化硅(SiC)、氮化镓(GaN)等第三代宽带隙半导体材料在大功率、高频率、耐高温、抗辐射等领域中优异的材料特性。碳化硅功率二极管器件因其采用的宽禁带半导体材料——碳化硅对功率损耗的降低效果显著，故而业内人士称其为“新能源革命”的“绿色能源”器件。除此之外碳化硅材料还具有诸多吸引人的特性，比如10倍于硅材料的临界击穿电场强度、高的热导率、大的禁带宽度以及高电子饱和漂移速度等，这些性能优势使得碳化硅材料成为了国际上功率半导体器件的研究热点。碳化硅肖特基势垒二极管(SiCSBD)器件发展日趋成熟的同时也显现出宽禁带半导体材料的弊端：材料的宽禁带会导致较大的膝点电压，较高的膝点电压使得SBD正向应用时的整流效率受到影响，器件通态特性随之降低。综上所述，肖特基势垒二极管现目前存在的不足成为了其在市场上广泛推广的一道屏障，若想要充分发挥肖特基势垒二极管在市场上的潜力，亟需解决上述技术问题。
技术实现思路
鉴于上文所述，本专利技术的目的在于：针对现有技术中肖特基势垒二极管存在反向漏电较大、电压阻断能力差等问题，提供了一种能够提升电压阻断能力、降低反向漏电水平、正向导通电压更低的二极管结构，该器件结构适用于各种半导体材料；同时本专利技术还提供了该种二极管器件的制备方法。一方面本专利技术提供一种二极管器件，其元胞结构自下而上包括依次层叠设置的金属阴极4、N+宽禁带半导体衬底3、N-宽禁带半导体外延层2和金属阳极1；N-宽禁带半导体外延层2的顶层两侧具有沟槽结构，所述沟槽结构包括设于沟槽底部的P+宽禁带半导体区6和设于沟槽顶部的窄禁带半导体5，所述P+宽禁带半导体区6与窄禁带半导体5直接接触；N-宽禁带半导体外延层2顶层两侧的沟槽结构之间还具有P型宽禁带半导体肖特基接触区8；其特征在于：P型宽禁带半导体肖特基接触区8及部分N-宽禁带半导体外延层2与窄禁带半导体5之间通过沟槽侧壁的介质层7相接触；窄禁带半导体5、介质层7和P型宽禁带半导体肖特基接触区8与其上方的金属阳极1相接触；其中：窄禁带半导体5、介质层7、P型宽禁带半导体肖特基接触区8和N-宽禁带半导体外延层2形成超势垒结构，窄禁带半导体5与N-宽禁带半导体外延层3在接触界面形成异质结。进一步地，P+宽禁带半导体区6可以与地短接，也可以浮空设置。进一步地，所述P型宽禁带半导体肖特基接触区8的下方、N-宽禁带半导体外延层2以及介质层7之间还具有P型宽禁带半导体体区9。进一步地，本专利技术中P+宽禁带半导体区6的宽度大于沟槽的宽度。进一步地，本专利技术中窄禁带半导体5中还具有介质层7将窄禁带半导体5分隔为相互独立的两部分，介质层7之上的窄禁带半导体5称之为第一窄禁带半导体，介质层7之下的窄禁带半导体5称之为第二窄禁带半导体，所述第二窄禁带半导体通过欧姆接触与金属阳极1短接。进一步地，本专利技术中P+宽禁带半导体区6与N-宽禁带半导体外延层2形成超结结构；根据本领域技术人员公知常识，P+宽禁带半导体区6及N-宽禁带半导体外延层2满足Qp＝Qn的需求。作为优选方式，当P+宽禁带半导体区6与N-宽禁带半导体外延层2形成超结结构时，N-宽禁带半导体外延层2顶层的掺杂浓度相较其顶层之下的掺杂浓度更高。作为优选方式，当P+宽禁带半导体区6与N-宽禁带半导体外延层2形成超结结构时，P+宽禁带半导体区6顶层的掺杂浓度相较其顶层之下的掺杂浓度更高。根据本专利技术实施例，所述宽禁带半导体的材料为碳化硅，所述窄禁带半导体的材料为硅材料，根据本领域公知常识，其它由宽禁带半导体材料和窄禁带半导体材料构成的组合同样适于本专利技术提供的器件结构，本专利技术对此不做限制。进一步地，当窄禁带半导体的材料为硅材料时，窄禁带半导体可以为多晶硅也可以为单晶硅，多晶硅可以为P型多晶硅也可以为N型多晶硅，单晶硅可以为P型单晶硅也可以为N型单晶硅。另一方面本专利技术提供一种二极管器件的制作方法，其特征在于，包括如下步骤：步骤1：选择宽禁带半导体材料作为N+宽禁带半导体衬底3和N-宽禁带半导体外延层2；步骤2：通过离子注入工艺或者外延工艺，形成位于N-宽禁带半导体外延层2上方的P型宽禁带半导体肖特基接触区8；步骤3：通过沟槽刻蚀工艺，形成位于N-宽禁带半导体外延层2两侧的沟槽；步骤4：通过淀积和刻蚀工艺或者离子注入工艺，在沟槽底部淀积或者在沟槽下方注入P型宽禁带半导体材料，形成P+宽禁带半导体区6；步骤5：通过淀积和刻蚀工艺，在P+宽禁带半导体区6上表面淀积窄禁带半导体材料，通过刻蚀去除多余窄禁带半导体材料，在沟槽底部保留一部分窄禁带半导体材料作为第二窄禁带半导体；步骤6：通过干氧氧化或者淀积工艺，在窄禁带半导体表面及侧壁形成介质层本文档来自技高网...

【技术保护点】
1.一种二极管器件，其元胞结构自下而上包括依次层叠设置的金属阴极(4)、N+宽禁带半导体衬底(3)、N‑宽禁带半导体外延层(2)和金属阳极(1)；N‑宽禁带半导体外延层(2)的顶层两侧具有沟槽结构，所述沟槽结构包括设于沟槽底部的P+宽禁带半导体区(6)和设于沟槽顶部的窄禁带半导体(5)，所述P+宽禁带半导体区(6)与窄禁带半导体(5)直接接触；N‑宽禁带半导体外延层(2)顶层两侧的沟槽结构之间还具有P型宽禁带半导体肖特基接触区(8)；其特征在于：P型宽禁带半导体肖特基接触区(8)及部分N‑宽禁带半导体外延层(2)与窄禁带半导体(5)之间通过沟槽侧壁的介质层(7)相接触；窄禁带半导体(5)、介质层(7)和P型宽禁带半导体肖特基接触区(8)与其上方的金属阳极(1)相接触；其中：窄禁带半导体(5)、介质层(7)、P型宽禁带半导体肖特基接触区(8)和N‑宽禁带半导体外延层(2)形成超势垒结构，窄禁带半导体(5)与N‑宽禁带半导体外延层(3)在接触界面形成异质结。

【技术特征摘要】
1.一种二极管器件，其元胞结构自下而上包括依次层叠设置的金属阴极(4)、N+宽禁带半导体衬底(3)、N-宽禁带半导体外延层(2)和金属阳极(1)；N-宽禁带半导体外延层(2)的顶层两侧具有沟槽结构，所述沟槽结构包括设于沟槽底部的P+宽禁带半导体区(6)和设于沟槽顶部的窄禁带半导体(5)，所述P+宽禁带半导体区(6)与窄禁带半导体(5)直接接触；N-宽禁带半导体外延层(2)顶层两侧的沟槽结构之间还具有P型宽禁带半导体肖特基接触区(8)；其特征在于：P型宽禁带半导体肖特基接触区(8)及部分N-宽禁带半导体外延层(2)与窄禁带半导体(5)之间通过沟槽侧壁的介质层(7)相接触；窄禁带半导体(5)、介质层(7)和P型宽禁带半导体肖特基接触区(8)与其上方的金属阳极(1)相接触；其中：窄禁带半导体(5)、介质层(7)、P型宽禁带半导体肖特基接触区(8)和N-宽禁带半导体外延层(2)形成超势垒结构，窄禁带半导体(5)与N-宽禁带半导体外延层(3)在接触界面形成异质结。2.根据权利要求1所述的一种二极管器件，其特征在于：所述P型宽禁带半导体肖特基接触区(8)的下方、N-宽禁带半导体外延层(2)以及介质层(7)之间还具有P型宽禁带半导体体区(9)。3.根据权利要求1所述的一种二极管器件，其特征在于：所述P+宽禁带半导体区(6)的宽度大于沟槽的宽度。4.根据权利要求1所述的一种二极管器件，其特征在于：所述窄禁带半导体(5)中还具有介质层(7)将窄禁带半导体(5)分隔为相互独立的两部分，介质层(7)之上的窄禁带半导体(5)称之为第一窄禁带半导体，介质层(7)之下的窄禁带半导体(5)称之为第二窄禁带半导体，所述第二窄禁带半导体通过欧姆接触与金属阳极(1)短接。5.根据权利要求1所述的一种二极管器件，其特征在于：P+宽禁带半导体区(6)与N-宽禁带半导体外延层(2)形成超结结构。6.根据权利要求5所述的一种二极管器件...

【专利技术属性】
技术研发人员：张金平，邹华，罗君轶，刘竞秀，李泽宏，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51