SOI衬底、半导体器件及其形成方法技术

本发明专利技术公开了SOI衬底、半导体器件及其形成方法。该半导体器件包括：SOI衬底，该SOI衬底的顶层硅与氧化层的接触面上存在凹陷区域，所述凹陷区域位于有源区；位于顶层硅中的隔离结构；位于顶层硅上方的栅极结构，该栅极结构包括：栅极，以及位于栅极两侧顶层硅中的源区和漏区；覆盖所述顶层硅、所述栅极结构以及所述侧壁的层间电介质层；位于所述凹陷区域上方并贯穿所述层间电介质层和所述顶层硅的孔；填充所述凹陷区域的石墨层以及填充所述孔的石墨柱。根据本发明专利技术有利于抑制SOI结构的浮体效应。

【技术实现步骤摘要】
SOI衬底、半导体器件及其形成方法
本专利技术涉及半导体
，特别是涉及有一种SOI衬底、半导体器件及其形成方法。
技术介绍
SOI全称为Silicon-On-Insulator，即绝缘体上硅，该技术是在顶层硅和底硅层之间引入了一层氧化层。相比于体硅衬底等，SOI衬底在器件性能上具有以下优点：减小了寄生电容、具有更低功耗、消除了闩锁效应、抑制了衬底的脉冲电流干扰等。图1示出常见的SOI结构，包括底硅层101、氧化层102和顶层硅103。SOI结构也有自身的缺陷，例如SOI结构的浮体效应。根据顶层硅厚度与器件工作时栅极下面沟道位置下方的最大耗尽层宽度Xdmax的关系，SOI器件可分为薄膜全耗尽(FullyDepletedSilicononInsulator，简称FDSOI)器件和厚膜部分耗尽(PartiallyDepletedSilicononInsulator，简称PDSOI)器件。对于厚膜部分耗尽SOI器件，顶层硅厚度大于2Xdmax，正、背界面的耗尽层之间存在一块中性区域，由于氧化层的隔离作用，顶层硅相对于底硅层是处于电学浮空状态，这种浮体结构会给器件特性带来显著的影响，称之为“浮体效应”。浮体效应是SOI器件特有的问题，它会引起翘曲效应、寄生双极晶体管效应、反常的亚阈值倾斜、器件的阈值电压漂移等等。浮体效应不仅会降低器件增益、导致器件工作不稳定，还将使漏击穿电压降低、并引起单管闩锁效应，带来较大的关态泄露电流，导致功耗增加。这些都将限制器件在电路中的应用，尤其使速度与功耗的折中设计变得更为困难。
技术实现思路
本专利技术要解决的问题是：抑制SOI结构的浮体效应。为解决上述问题，根据本专利技术的一个方面，提供了一种SOI衬底的形成方法，包括：提供第一硅衬底，所述第一硅衬底具有隐埋的氢注入层；对所述第一硅衬底的第一表面进行刻蚀以形成凹陷区域，所述凹陷区域位于有源区，所述刻蚀未到达所述氢注入层；对所述第一硅衬底的所述第一表面与第二硅衬底的氧化层表面进行键合，所述第二硅衬底包括底硅层和位于所述底硅层上方的氧化层；对所述氢注入层执行退火操作以剥离所述第一硅衬底中未键合一侧的硅层，所述第一硅衬底中与所述第二硅衬底的氧化层表面键合的一侧的硅层作为所述SOI衬底的顶层硅。可选地，提供第一硅衬底包括：提供第一硅片；在室温下，在所述第一硅片的第一表面注入氢离子，以形成具有隐埋的氢注入层的所述第一硅衬底，所述第一硅片的第一表面即为所述第一硅衬底的第一表面。可选地，在所述第一硅片的第一表面注入氢离子之前，所述方法还包括：在室温下，对所述第一硅片的所述第一表面进行热氧化，以在所述第一硅片的第一表面形成氧化层。可选地，在进行键合之前，所述方法还包括：提供第二硅片；在室温下，对所述第二硅片的上表面进行热氧化，以在所述第二硅片的上表面形成所述氧化层。可选地，在剥离之后，所述方法还包括：对键合接触面执行高温退火操作，以增强所述第一硅衬底和所述第二硅衬底的键合力度。可选地，在剥离之后，所述方法还包括：在剥离后所暴露出的表面上生长外延层，以增加所述顶层硅的厚度。可选地，所形成的SOI衬底中，所述顶层硅的整体厚度为1.5um～10um，其中位于所述凹陷区域上方的硅层厚度在1um以上。可选地，所形成的SOI衬底中，所述顶层硅的整体厚度为100nm～500nm，所述凹陷区域的深度为1nm～10nm。根据本专利技术的另一方面，提供了一种SOI衬底，包括：底硅层；位于所述底硅层上方的氧化层；位于所述氧化层上方的顶层硅，所述顶层硅与所述氧化层的接触面上存在凹陷区域，所述凹陷区域位于有源区。可选地，所述顶层硅的整体厚度为1.5um～10um，其中，位于所述凹陷区域上方的硅层厚度在1um以上。可选地，所述顶层硅的整体厚度为100nm～500nm，所述凹陷区域的深度为1nm～10nm。根据本专利技术的另一方面，提供了一种半导体器件的形成方法，包括：提供如上所述的SOI衬底；在所述顶层硅中形成隔离结构以隔离有源区；形成栅极结构，所述栅极结构包括：在所述顶层硅上方的栅极，位于所述栅极两侧顶层硅中的源区和漏区；形成覆盖所述顶层硅、所述栅极结构的层间电介质层；在所述凹陷区域上方形成贯穿所述层间电介质层和所述顶层硅的孔，所述孔至少位于所述栅极结构与相邻的两个所述隔离结构其中之一之间；在所述凹陷区域形成石墨层以及在所述孔中形成石墨柱。可选地，每一所述栅极结构与相邻的隔离结构之间具有至少两个所述孔。可选地，采用化学气相沉积或原子层沉积工艺制备所述石墨层和所述石墨柱。根据本专利技术的另一方面，提供了一种半导体器件，包括：如上所述的SOI衬底；位于所述顶层硅中的隔离结构，以隔离有源区；位于所述顶层硅上方的栅极结构，所述栅极结构包括：在所述顶层硅上方的栅极，以及位于所述栅极两侧顶层硅中的源区和漏区；覆盖所述顶层硅、所述栅极结构的层间电介质层；位于所述凹陷区域上方并贯穿所述层间电介质层和所述顶层硅的孔，所述孔至少位于所述栅极结构与相邻的两所述隔离结构其中之一之间；填充所述凹陷区域的石墨层以及填充所述孔的石墨柱。可选地，每一所述栅极结构与相邻的隔离结构之间具有至少两个所述孔。本专利技术具有以下优点：根据本专利技术得到的SOI衬底中，顶层硅与氧化层的接触面上存在凹陷区域，使得后续能够在形成的半导体器件的过程中，通过在凹陷区域中填充石墨材料以吸收浮体中积累的电子/空穴并导出，从而抑制SOI器件的浮体效应；根据本专利技术得到的半导体器件，利用上述SOI衬底的特定结构，从半导体器件表面打孔并通至所述凹陷区域，以及在孔和凹陷区域中形成石墨材料以导出浮体中积累的电子/空穴，从而抑制SOI器件的浮体效应。本专利技术的其它特征和优点将在随后具体实施方式部分予以详细说明。附图说明通过结合附图对本专利技术示例性实施方式进行更详细的描述，本专利技术的上述以及其它目的、特征和优势将变得更加明显，其中，在本专利技术示例性实施方式中，相同的参考标号通常代表相同部件。图1是一种现有的SOI结构。图2是根据本专利技术的一个实施例的SOI衬底的形成方法的流程图。图3(A)～图3(E)分别是根据本专利技术的一个实施例的SOI结构在形成过程中的不同阶段的截面示意图。图4是根据本专利技术的一个实施例的半导体器件的形成方法的流程图。图5(A)～图5(E)分别是根据本专利技术的一个实施例的半导体器件在形成过程中的不同阶段的截面示意图。具体实施方式如前所述，在厚膜部分耗尽SOI器件中，由于氧化层的隔离作用，顶层硅相对于底硅层处于电学浮空状态，产生浮体效应，给器件性能带来影响。鉴于此，本专利技术提出了一种改进的SOI结构，以及采用该SOI结构的半导体器件及其形成方法。根据本专利技术的实施例的SOI衬底，包括底硅层、位于所述底硅层上方的氧化层、以及位于所述氧化层上方的顶层硅，所述顶层硅与所述氧化层的接触面上存在凹陷区域，所述凹陷区域位于有源区，使得后续能够在形成的半导体器件的过程中，通过在凹陷区域中填充石墨材料以吸收浮体中积累的电子/空穴并导出，从而抑制SOI器件的浮体效应。根据本专利技术的实施例的半导体器件，包括：如上所述的SOI衬底，位于所述顶层硅中的隔离结构以隔离有源区，位于所述顶层硅上方的栅极结构，所述栅极结构包括：在所述顶层硅上方的栅极，以及位于所述栅极两侧顶层硅中的源区和漏区本文档来自技高网...

【技术保护点】
1.一种SOI衬底的形成方法，其特征在于，包括：提供第一硅衬底，所述第一硅衬底具有隐埋的氢注入层；对所述第一硅衬底的第一表面进行刻蚀以形成凹陷区域，所述凹陷区域位于有源区，所述刻蚀未到达所述氢注入层；对所述第一硅衬底的所述第一表面与第二硅衬底的氧化层表面进行键合，所述第二硅衬底包括底硅层和位于所述底硅层上方的氧化层；对所述氢注入层执行退火操作以剥离所述第一硅衬底中未键合一侧的硅层，所述第一硅衬底中与所述第二硅衬底的氧化层表面键合的一侧的硅层作为所述SOI衬底的顶层硅。

【技术特征摘要】
1.一种SOI衬底的形成方法，其特征在于，包括：提供第一硅衬底，所述第一硅衬底具有隐埋的氢注入层；对所述第一硅衬底的第一表面进行刻蚀以形成凹陷区域，所述凹陷区域位于有源区，所述刻蚀未到达所述氢注入层；对所述第一硅衬底的所述第一表面与第二硅衬底的氧化层表面进行键合，所述第二硅衬底包括底硅层和位于所述底硅层上方的氧化层；对所述氢注入层执行退火操作以剥离所述第一硅衬底中未键合一侧的硅层，所述第一硅衬底中与所述第二硅衬底的氧化层表面键合的一侧的硅层作为所述SOI衬底的顶层硅。2.根据权利要求1所述的形成方法，其特征在于，提供第一硅衬底包括：提供第一硅片；在室温下，在所述第一硅片的第一表面注入氢离子，以形成具有隐埋的氢注入层的所述第一硅衬底，所述第一硅片的第一表面即为所述第一硅衬底的第一表面。3.根据权利要求2所述的形成方法，其特征在于，在所述第一硅片的第一表面注入氢离子之前，还包括：在室温下，对所述第一硅片的所述第一表面进行热氧化，以在所述第一硅片的第一表面形成氧化层。4.根据权利要求1所述的形成方法，其特征在于，在进行键合之前，还包括：提供第二硅片；在室温下，对所述第二硅片的上表面进行热氧化，以在所述第二硅片的上表面形成所述氧化层。5.根据权利要求1所述的形成方法，其特征在于，在剥离之后，还包括：对键合接触面执行高温退火操作，以增强所述第一硅衬底和所述第二硅衬底的键合力度。6.根据权利要求1所述的形成方法，其特征在于，在剥离之后，还包括：在剥离后所暴露出的表面上生长外延层，以增加所述顶层硅的厚度。7.根据权利要求1或6所述的形成方法，其特征在于，所形成的SOI衬底中，所述顶层硅的整体厚度为1.5um～10um，其中位于所述凹陷区域上方的硅层厚度在1um以上。8.根据权利要求1所述的形成方法，其特征在于，所形成的SOI衬底中，所述顶层硅的整体厚度为100nm～500nm，所述凹陷区域的深度为1nm～10nm。9.一种SOI衬底，其特征在...

【专利技术属性】
技术研发人员：陈达，
申请(专利权)人：中芯集成电路宁波有限公司，
类型：发明
国别省市：浙江,33