移位寄存器单元、驱动方法、栅极驱动电路和显示装置制造方法及图纸

本发明专利技术提供一种移位寄存器单元、驱动方法、栅极驱动电路和显示装置。移位寄存器单元包括第一上拉节点控制电路、第二上拉节点控制电路、下拉节点控制电路、输出上拉电路和输出下拉电路；第一上拉节点控制电路在输入信号的控制下，控制第一上拉节点与第二电压端连接，在复位信号和/或下拉节点的电压信号的控制下，控制第一上拉节点与第一电压端连接；第二上拉节点控制电路在输入信号的控制下，控制第二上拉节点与输入端连接，在复位信号的控制下，控制第二上拉节点与第一电压端连接；下拉节点控制电路分别与所述下拉节点、所述第二上拉节点、所述第二电压端和第三电压端连接。本发明专利技术解决栅极驱动信号误输出的问题。

Shift register unit, driving method, grid driving circuit and display device

The invention provides a shift register unit, a driving method, a grid driving circuit and a display device. The shift register unit comprises a first pull-up node control circuit, a second pull-up node control circuit, a pull-down node control circuit, an output pull-up circuit and an output pull-down circuit; the first pull-up node control circuit controls the first pull-up node to be connected to the second voltage terminal under the control of the input signal and/or the reset signal Under the control of the voltage signal of the pull-up node, the first pull-up node is connected with the first voltage terminal; under the control of the input signal, the second pull-up node control circuit controls the second pull-up node to be connected with the input terminal; under the control of the reset signal, the second pull-up node is connected with the first voltage terminal; and the pull-down node control circuit is connected with the first voltage terminal. The circuit is connected with the drop-down node, the second pull-up node, the second voltage terminal and the third voltage terminal respectively. The invention solves the problem of the wrong output of the gate drive signal.

【技术实现步骤摘要】
移位寄存器单元、驱动方法、栅极驱动电路和显示装置
本专利技术涉及显示驱动
，尤其涉及一种移位寄存器单元、驱动方法、栅极驱动电路和显示装置。
技术介绍
Incell(内嵌式)触摸显示装置在工作时，触控时间段持续的时间较长(毫秒量级)，在每个触控时间段后的第1行GOA(GateOnArray，设置于阵列基板上的栅极驱动)单元中的上拉节点PU的电位在所述触控时间段内会出现漏电现象，使得所述上拉节点PU的电压降低，会导致该行GOA单元的栅极驱动信号输出端输出的电压下降，甚至相应行栅线无法开启，使得像素充电受到影响。
技术实现思路
本专利技术的主要目的在于提供一种移位寄存器单元、驱动方法、栅极驱动电路和显示装置，解决现有的触控显示装置中的栅极驱动电路包括的移位寄存器单元中的上拉节点的电位在触控时间段由于漏电而降低，从而导致栅极驱动信号误输出的问题。为了达到上述目的，本专利技术提供了一种移位寄存器单元，包括第一上拉节点控制电路、第二上拉节点控制电路、下拉节点控制电路、输出上拉电路和输出下拉电路，其中，所述第一上拉节点控制电路分别与所述第一上拉节点、第一电压端、输入端、复位端、下拉节点和第二电压端连接，用于在所述输入端接入的输入信号的控制下，控制所述第一上拉节点与所述第二电压端连接，并用于在所述复位端输出的复位信号和/或所述下拉节点的电压信号的控制下，控制所述第一上拉节点与所述第一电压端连接；所述第二上拉节点控制电路分别与所述第二上拉节点、所述第一电压端、所述输入端、所述复位端、所述下拉节点和第二电压端连接，用于在所述输入信号的控制下，控制所述第二上拉节点与所述输入端连接，在所述复位信号的控制下，控制所述第二上拉节点与所述第一电压端连接；所述下拉节点控制电路分别与所述下拉节点、所述第二上拉节点、所述第二电压端和第三电压端连接，用于在所述第二上拉节点的电压信号的控制下控制所述下拉节点的电位；所述输出上拉电路分别与所述第一上拉节点、时钟信号端、栅极驱动信号输出端连接，用于在所述第一上拉节点的电压信号的控制下，控制所述栅极驱动信号输出端与所述时钟信号端连接；所述输出下拉电路分别与所述下拉节点、所述第三电压端和所述栅极驱动信号输出端连接，用于在所述下拉节点的电压信号的控制下，控制所述栅极驱动信号输出端与所述第三电压端连接。实施时，所述第一上拉节点控制电路包括：第一上拉节点控制晶体管，栅极与所述输入端连接，第一极与所述第二电压端连接，第二极与所述第一上拉节点连接；第二上拉节点控制晶体管，栅极与所述复位端连接，第一极与所述第一上拉节点连接，第二极与所述第一电压端连接；以及，第三上拉节点控制晶体管，栅极与所述下拉节点连接，第一极与所述第一上拉节点连接，第二极与所述第一电压端连接。实施时，所述第二上拉节点控制电路包括：第五上拉节点控制晶体管，栅极与所述输入端连接，第一极与所述第二电压端连接，第二极与所述第二上拉节点连接；以及，第六上拉节点控制晶体管，栅极与所述复位端连接，第一极与所述第二上拉节点连接，第二极与所述第一电压端连接。实施时，所述下拉节点控制电路包括：第一下拉节点控制晶体管，栅极和第一极都与第二电压端连接，第二极与下拉控制节点连接；第二下拉节点控制晶体管，栅极与所述第二上拉节点连接，第一极与所述下拉控制节点连接，第二极与所述第三电压端连接；第三下拉节点控制晶体管，栅极与所述下拉控制节点连接，第一极与所述第二电压端连接，第二极与所述下拉节点连接；以及，第四下拉节点控制晶体管，栅极与所述第二上拉节点连接，第一极与所述下拉节点连接，第二极与所述第三电压端连接。实施时，输出上拉电路包括：输出上拉晶体管，栅极与所述第一上拉节点连接，第一极与所述时钟信号端连接，第二极与所述栅极驱动信号输出端连接；以及，存储电容，第一端与所述第一上拉节点连接，第二端与所述栅极驱动信号输出端连接。实施时，所述输出下拉电路包括：输出下拉晶体管，栅极与所述下拉节点连接，第一极与所述栅极驱动信号输出端连接，第二极与所述第三电压端连接。实施时，本专利技术所述的移位寄存器单元还包括输出复位电路；所述输出复位电路分别与所述复位端、所述栅极驱动信号输出端和所述第三电压端连接，用于在复位阶段，在所述复位信号的控制下控制所述栅极驱动信号输出端与所述第三电压端连接。实施时，所述输出复位电路包括：输出复位晶体管，栅极与所述复位端连接，第一极与所述栅极驱动信号输出端连接，第二极与第三电压端连接。本专利技术还提供了一种移位寄存器单元的驱动方法，应用于上述的移位寄存器单元，所述移位寄存器单元的驱动方法包括：在显示时间段包括的输入阶段，在输入端接入的输入信号的控制下，第一上拉节点控制电路控制第一上拉节点与第二电压端连接，第二上拉节点控制电路控制第二上拉节点与第二电压端连接，下拉节点控制电路在第二上拉节点的电压信号的控制下，控制下拉节点的电位为第一电平，输出上拉电路在所述第一上拉节点的电压信号的控制下控制栅极驱动信号输出端与时钟信号端连接；在显示时间段包括的输出阶段，输出上拉电路自举拉升所述第一上拉节点的电位，输出上拉电路在所述第一上拉节点的电压信号的控制下控制所述栅极驱动信号输出端与所述时钟信号端连接；在显示时间段包括的复位阶段，第一上拉节点控制电路在复位端输出的复位信号的控制下控制所述第一上拉节点与第一电压端连接，第二上拉节点控制电路在所述复位信号的控制下控制所述第二上拉节点与第一电压端连接；在所述复位阶段和所述显示时间段包括的输出截止保持阶段，下拉节点控制电路在所述第二上拉节点的电压信号的控制下控制所述下拉节点与第二电压端连接，输出下拉电路在所述下拉节点的电压信号的控制下控制所述栅极驱动信号输出端与第三电压端连接。实施时，本专利技术所述的移位寄存器单元的驱动方法还包括：在触控时间段，向第一电压端提供反向电压，以控制第一上拉节点控制电路包括的第一极与第一上拉节点连接的晶体管的漏电流小于预定漏电流，并控制第二上拉节点控制电路包括的第一极与第二上拉节点连接的晶体管的漏电流小于所述预定漏电流。实施时，所述移位寄存器单元还包括输出复位电路；所述移位寄存器单元的驱动方法包括：在所述复位阶段，所述输出复位电路在所述复位信号的控制下，控制所述栅极驱动信号输出端与第三电压端连接。本专利技术还提供了一种栅极驱动电路，包括多级上述的移位寄存器单元；除了第一级移位寄存器单元之外，每一级移位寄存器单元的输入端与相邻上一级移位寄存器单元的栅极驱动信号输出端连接；除了最后一级移位寄存器单元之外，每一级移位寄存器单元的复位端与相邻下一级移位寄存器单元的栅极驱动信号输出端连接。本专利技术还提供了一种显示装置，包括上述的栅极驱动电路。与现有技术相比，本专利技术所述的移位寄存器单元、驱动方法、栅极驱动电路和显示装置设置两个上拉节点：第一上拉节点和第二上拉节点，通过第一上拉节点控制栅极驱动信号输出，通过第二上拉节点控制下拉节点的电位，避免了现有技术中一个上拉节点和一个下拉节点相互制约而难以设置下拉节点控制电路中的晶体管的宽长比的情况发生；并本专利技术实施例所述的移位寄存器单元增加第一电压端，使得第一上拉节点控制电路和第二上拉节点控制电路都与第一电压端连接，可以通过在触控时间段调高第一电压端输出的电压来减小晶体管的漏电流，从而避免在触控时间段本文档来自技高网...

【技术保护点】
1.一种移位寄存器单元，其特征在于，包括第一上拉节点控制电路、第二上拉节点控制电路、下拉节点控制电路、输出上拉电路和输出下拉电路，其中，所述第一上拉节点控制电路分别与所述第一上拉节点、第一电压端、输入端、复位端、下拉节点和第二电压端连接，用于在所述输入端接入的输入信号的控制下，控制所述第一上拉节点与所述第二电压端连接，并用于在所述复位端输出的复位信号和/或所述下拉节点的电压信号的控制下，控制所述第一上拉节点与所述第一电压端连接；所述第二上拉节点控制电路分别与所述第二上拉节点、所述第一电压端、所述输入端、所述复位端、所述下拉节点和第二电压端连接，用于在所述输入信号的控制下，控制所述第二上拉节点与所述输入端连接，在所述复位信号的控制下，控制所述第二上拉节点与所述第一电压端连接；所述下拉节点控制电路分别与所述下拉节点、所述第二上拉节点、所述第二电压端和第三电压端连接，用于在所述第二上拉节点的电压信号的控制下控制所述下拉节点的电位；所述输出上拉电路分别与所述第一上拉节点、时钟信号端、栅极驱动信号输出端连接，用于在所述第一上拉节点的电压信号的控制下，控制所述栅极驱动信号输出端与所述时钟信号端连接；所述输出下拉电路分别与所述下拉节点、所述第三电压端和所述栅极驱动信号输出端连接，用于在所述下拉节点的电压信号的控制下，控制所述栅极驱动信号输出端与所述第三电压端连接。...

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括第一上拉节点控制电路、第二上拉节点控制电路、下拉节点控制电路、输出上拉电路和输出下拉电路，其中，所述第一上拉节点控制电路分别与所述第一上拉节点、第一电压端、输入端、复位端、下拉节点和第二电压端连接，用于在所述输入端接入的输入信号的控制下，控制所述第一上拉节点与所述第二电压端连接，并用于在所述复位端输出的复位信号和/或所述下拉节点的电压信号的控制下，控制所述第一上拉节点与所述第一电压端连接；所述第二上拉节点控制电路分别与所述第二上拉节点、所述第一电压端、所述输入端、所述复位端、所述下拉节点和第二电压端连接，用于在所述输入信号的控制下，控制所述第二上拉节点与所述输入端连接，在所述复位信号的控制下，控制所述第二上拉节点与所述第一电压端连接；所述下拉节点控制电路分别与所述下拉节点、所述第二上拉节点、所述第二电压端和第三电压端连接，用于在所述第二上拉节点的电压信号的控制下控制所述下拉节点的电位；所述输出上拉电路分别与所述第一上拉节点、时钟信号端、栅极驱动信号输出端连接，用于在所述第一上拉节点的电压信号的控制下，控制所述栅极驱动信号输出端与所述时钟信号端连接；所述输出下拉电路分别与所述下拉节点、所述第三电压端和所述栅极驱动信号输出端连接，用于在所述下拉节点的电压信号的控制下，控制所述栅极驱动信号输出端与所述第三电压端连接。2.如权利要求1所述的移位寄存器单元，其特征在于，所述第一上拉节点控制电路包括：第一上拉节点控制晶体管，栅极与所述输入端连接，第一极与所述第二电压端连接，第二极与所述第一上拉节点连接；第二上拉节点控制晶体管，栅极与所述复位端连接，第一极与所述第一上拉节点连接，第二极与所述第一电压端连接；以及，第三上拉节点控制晶体管，栅极与所述下拉节点连接，第一极与所述第一上拉节点连接，第二极与所述第一电压端连接。3.如权利要求1所述的移位寄存器单元，其特征在于，所述第二上拉节点控制电路包括：第五上拉节点控制晶体管，栅极与所述输入端连接，第一极与所述第二电压端连接，第二极与所述第二上拉节点连接；以及，第六上拉节点控制晶体管，栅极与所述复位端连接，第一极与所述第二上拉节点连接，第二极与所述第一电压端连接。4.如权利要求1至3中任一权利要求所述的移位寄存器单元，其特征在于，所述下拉节点控制电路包括：第一下拉节点控制晶体管，栅极和第一极都与第二电压端连接，第二极与下拉控制节点连接；第二下拉节点控制晶体管，栅极与所述第二上拉节点连接，第一极与所述下拉控制节点连接，第二极与所述第三电压端连接；第三下拉节点控制晶体管，栅极与所述下拉控制节点连接，第一极与所述第二电压端连接，第二极与所述下拉节点连接；以及，第四下拉节点控制晶体管，栅极与所述第二上拉节点连接，第一极与所述下拉节点连接，第二极与所述第三电压端连接。5.如权利要求1至3中任一权利要求所述的移位寄存器单元，其特征在于，输出上拉电路包括：输出上拉晶体管，栅极与所述第一上拉节点连接，第一极与所述时钟信号端连接，第二极与所述栅极驱动信号输出端连接；以及，存储电容，第一端与所述第一上拉节点连接，第二端与所述栅...

【专利技术属性】
技术研发人员：苏秋杰，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：北京,11