宽电压范围输入接口制造技术

本发明专利技术公开了一种集成电路，包括被配置为接收输入信号的输入端子，被配置为提供控制电压的参考电压节点以及传输晶体管，传输晶体管包括耦合到第一节点的第一端子，耦合到参考电压节点的控制端子以及耦合到输入端子的第二端子。控制电压具有足以允许信号从第二端子传输到第一端子的控制电压电平。传输晶体管被配置为响应于低于第一电压电平的输入信号的电压电平而线性地将输入信号线性传输到第一节点，并且被配置为响应于高于第一电压电平的电压电平而将输入信号的电压受限版本传输到第一节点。最多可忽略不计的直流电流通过输入端子流入第二端子。

【技术实现步骤摘要】
宽电压范围输入接口
本专利技术涉及集成电路
，尤其涉及向负载提供接口的集成电路。
技术介绍
提供能够正确接收来自模拟控制器或数字控制器的信号的集成电路接口需要能够处理宽范围的输入电压电平的能力。例如，常规数字控制器驱动具有低至2.5V的高电压电平的信号。然而，常规模拟控制器输出具有至少20V的高电压电平的信号。这种大信号会损坏典型的集成电路器件。因此，期望提供能够接收和处理可能具有宽范围电压电平的信号的接口的技术。
技术实现思路
集成电路包括被配置为接收输入信号的输入端子，被配置为提供控制电压的参考电压节点以及传输晶体管，传输晶体管包括耦合到第一节点的第一端子、耦合到参考电压节点的控制端子以及耦合到输入端子的第二端子。控制电压具有足以允许信号从第二端子传递到第一端子的控制电压电平。传输晶体管被配置为响应于低于第一电压电平的输入信号电压电平而线性地将输入信号线性传输到第一节点，并且被配置为响应于高于第一电压电平的电压电平而将输入信号的电压受限版本传输到第一节点。传输晶体管可以是具有高漏极至源极击穿电压(drain-to-sourcebreakdownvoltage)的横向扩散金属氧化物半导体场效应晶体管(MOSFET)。第一端子可以是源极端子，第二端子可以是漏极端子，以及控制端子可以是栅极端子。传输晶体管可以是场效应晶体管，第一端子可以是源极端子，第二端子可以是漏极端子，以及控制端子可以是栅极端子。低于第一电压电平的输入信号可导致传输晶体管的漏极至源极电压小于传输晶体管的栅极至源极电压与传输晶体管的阈值电压之间的差值，并且传输晶体管和输入信号的阈值电压高于第一电压电平可以导致传输晶体管的漏极至源极电压大于传输晶体管的栅极至源极电压与传输晶体管的阈值电压之间的差值。传输晶体管可以向输入端子提供电容性负载。在操作中，最多，可忽略不计的直流电流通过输入端子流入第二端子。集成电路可以包括耦合到输入端子和第二端子的静电放电保护电路。输入端子可以包括焊盘结构(padstructure)。输入信号可以是具有在0V至2V的范围内的电压电平的数字信号，并且第一节点上的第二电压电平可以至多是控制电压与传输晶体管的阈值电压之间的差值，传输晶体管是场效应晶体管，第一端子是源极端子，第二端子是漏极端子，以及控制端子是栅极端子。输入信号可以是具有在0V到至少10V的范围中的电压电平的模拟信号，并且第一节点上的第二电压电平可以至多是控制电压与传输晶体管的阈值电压之间的差值，传输晶体管是场效应晶体管，第一端子是源极端子，第二端子是漏极端子，以及控制端子是栅极端子。第一节点上的信号可具有至少比输入端上的最大可允许电压电平小一个数量级的峰值电压电平，并且控制电压可具有至少比输入端子上的最大可允许电压电平小一个数量级的控制电压电平。集成电路可以包括钳位电路(clampcircuit)，钳位电路被配置为限制第一节点上的信号的第二电压电平。集成电路可以包括：比较器电路，其被配置为响应于大于预定电压电平的第二电压电平而提供具有第三电压电平的输出信号，并且被配置为响应于小于预定电压电平的信号的第二电压电平而提供具有第四电平的输出信号。第二电压电平可以比输入信号的最大可允许电压电平小一个数量级。集成电路可以包括参考电压发生器，该参考电压发生器被配置为产生具有第一直流电压电平的第一参考电压，第一直流电压电平对处理、电源电压和温度变化基本上不敏感。集成电路可以包括充电泵，充电泵被配置为促进第一直流参考电压以产生具有基本稳定的直流电压电平的控制电压，该直流电压电平对处理、电源电压和温度变化基本不敏感。在至少一个实施例中，一种用于通过集成电路接收输入信号的方法包括：通过向传输晶体管的栅极端子施加控制电压来建立传输晶体管的漏极端子和传输晶体管的源极端子之间的导电路径。该方法包括响应于低于第一电压电平的输入信号的电压电平，通过导电路径将来自集成电路的输入端子的输入信号线性地传输到第一节点，以及响应于高于第一电压电平的电压电平，通过导电路径将输入信号的电压受限版本传输到第一节点。传输晶体管可以向输入端子提供电容性负载。在操作中，最多可忽略不计的直流电流通过输入端子流入第二端子。传输晶体管可以是具有高漏极至源极击穿电压的横向扩散MOSFET，并且第一端子可以是源极端子，第二端子可以是漏极端子，以及控制端子可以是栅极端子。该方法可以包括接收具有在0V至2V的范围内的电压电平的数字信号并且第一节点上的第二电压电平可以至多是控制电压与传输晶体管的阈值电压之间的差值，传输晶体管是场效应晶体管，第一端子是源极端子，第二端子是漏极端子，以及控制端子是栅极端子。该方法可以包括接收具有至少在0V至10V的范围内的电压电平的模拟信号并且第一节点上的第二电压电平可以至多是控制电压与传输晶体管的阈值电压之间的差值，传输晶体管是场效应晶体管，第一端子是源极端子，第二端子是漏极端子，以及控制端子是栅极端子。第一节点上的信号可具有比输入端子上的最大可允许电压电平小至少一个数量级的峰值电压电平，并且控制电压可具有比输入端子上的最大可允许电压电平小至少一个数量级的峰值电压电平。该方法可以包括限制第一节点上的信号的第二电压电平。该方法可以包括响应于大于预定电压电平的第二电压电平而提供具有第三电压电平的输出信号，并且被配置为响应于小于预定电压电平的信号的第二电压电平而提供具有第四电平的输出信号。附图说明通过参考附图，本专利技术可以被更好地理解，并且其许多目的、特征和优点对于本领域技术人员而言是显而易见的。图1示出了包括经由隔离驱动集成电路耦合到负载的DC-DC转换器的示例性控制系统。图2示出了包括结合DC-DC转换器的隔离驱动集成电路的示例性控制系统。图3示出了包括与本专利技术的至少一个实施例一致的宽范围输入电路的示例性隔离驱动集成电路。图4示出了与本专利技术的至少一个实施例一致的示例性宽范围输入电路。图5A示出了图4的宽范围输入电路的输入信号的示例性波形。图5B示出了由图4的宽范围输入电路响应于图5A的输入信号而提供的接收输入信号的示例性波形。图6示出了常规基于锁存器的充电泵级和相关信号波形的电路图。图7示出了与本专利技术的至少一个实施例一致的与图4的宽范围输入电路互补的示例性宽范围输入电路。在不同附图中使用相同的附图标记表示相似或相同的项目。具体实施方式集成电路接口(integratedcircuitinterface)限制了呈现给内部电路的接收信号的电压电平，并且保持接收信号的最大电压基本低于对内部电路有害的电压电平。集成电路接口在输入端子呈现占优势的电容性负载，并且不需要驱动集成电路来提供任何大量的直流电流。与常规集成电路接口相比，集成电路接口减少了控制应用中的材料成本，并降低了功耗。参考图1，在常规控制应用中，隔离驱动器102基于从第二电压域(即，VDD3，例如5V)的控制器104接收的信号接收从DC-DC转换器106输出的s第一电压域(即VDD1，例如3.2V)的输入信号IN。隔离驱动器102向在第三电压域(即，VDD2，例如，数百伏)中操作的负载140提供一个或多个输出信号。隔离驱动器102包括隔离屏障和通信通道，用于安全地将来自控制器104的控制信号通过隔离通道130传输至驱动负载140。本文档来自技高网...

【技术保护点】
1.一种集成电路，包括：输入端子，所述输入端子被配置为接收输入信号；参考电压节点，所述参考电压节点被配置为提供控制电压；以及传输晶体管，所述传输晶体管包括耦合到第一节点的第一端子，耦合到所述参考电压节点的控制端子以及耦合到所述输入端子的第二端子，所述控制电压具有足以允许信号从所述第二端子传输到所述第一端子的控制电压电平；其中，所述传输晶体管被配置为响应于低于第一电压电平的所述输入信号的电压电平而将所述输入信号线性地传输到所述第一节点，并且被配置为响应于高于所述第一电压电平的所述电压电平而将所述输入信号的电压受限版本传输到所述第一节点。

【技术特征摘要】
2017.03.15 US 15/459,2261.一种集成电路，包括：输入端子，所述输入端子被配置为接收输入信号；参考电压节点，所述参考电压节点被配置为提供控制电压；以及传输晶体管，所述传输晶体管包括耦合到第一节点的第一端子，耦合到所述参考电压节点的控制端子以及耦合到所述输入端子的第二端子，所述控制电压具有足以允许信号从所述第二端子传输到所述第一端子的控制电压电平；其中，所述传输晶体管被配置为响应于低于第一电压电平的所述输入信号的电压电平而将所述输入信号线性地传输到所述第一节点，并且被配置为响应于高于所述第一电压电平的所述电压电平而将所述输入信号的电压受限版本传输到所述第一节点。2.如权利要求1所述的集成电路，其特征在于，所述传输晶体管是具有高漏极至源极击穿电压的横向扩散金属氧化物半导体场效应晶体管，所述第一端子是源极端子，所述第二端子是漏极端子，以及所述控制端子是栅极端子。3.如权利要求1所述的集成电路，其特征在于，所述传输晶体管是场效应晶体管，所述第一端子是源极端子，所述第二端子是漏极端子，以及所述控制端子是栅极端子，以及其中，所述输入信号低于所述第一电压电平导致所述传输晶体管的漏极至源极电压小于所述传输晶体管的栅极至源极电压与所述传输晶体管的阈值电压之间的差值，并且所述输入信号高于所述第一电压电平导致所述传输晶体管的漏极至源极电压大于所述传输晶体管的栅极至源极电压与所述传输晶体管的阈值电压之间的差值。4.如权利要求1、2或3所述的集成电路，其特征在于，所述传输晶体管向所述输入端子提供电容性负载，以及其特征在于，在操作中，最多可忽略不计的直流电流通过所述输入端子流入所述第二端子。5.如权利要求1、2或3所述的集成电路，还包括：耦合到所述输入端子和所述第二端子的静电放电保护电路，其特征在于，所述输入端子包括焊盘结构。6.如权利要求1所述的集成电路，其特征在于，所述输入信号是具有在0V至2V的范围内的电压电平的数字信号，并且所述第一节点上的第二电压电平至多是所述控制电压与所述传输晶体管的阈值电压之间的差值，所述传输晶体管是场效应晶体管，所述第一端子是源极端子，所述第二端子是漏极端子，以及所述控制端子是栅极端子。7.如权利要求1所述的集成电路，其特征在于，所述输入信号是具有在0V至至少10V的范围内的电压电平的模拟信号，并且所述第一节点上的第二电压电平至多是所述控制电压与所述传输晶体管的阈值电压之间的差值，所述传输晶体管是场效应晶体管，所述第一端子是源极端子，所述第二端子是漏极端子，以及所述控制端子是栅极端子。8.如权利要求1、2或3所述的集成电路，其特征在于，所述第一节点上的信号具有比所述输入端子上的最大可允许电压电平小至少一个数量级的峰值电压电平，并且所述控制电压具有比所述输入端子上的最大可允许电压电平小至少一个数量级的控制电压电平。9.如权利要求1、2、3、6或7所述的集成电路，还包括：阻尼电路，所述阻尼电路被配置为限制所述第一节点上的信号的第二电压电平；以及比较器电路，所述比较器电路被配置为响应于大于预定电压电平的所述第二电压电平而提供具有第三电压电平的输出信号，并且被配置为响应于小于所述预定电压电平的所述信号的第二电压电平而提供具有第四电平的输出信号。10...

【专利技术属性】
技术研发人员：恩斯特·T·施特罗，斯蒂凡·N·马斯托维奇，
申请(专利权)人：硅谷实验室公司，
类型：发明
国别省市：美国,US