制作三维存储器的字线连接区的方法及三维存储器技术

本发明专利技术涉及一种形成三维存储器的字线连接区的方法以及三维存储器。该方法包括以下步骤：提供半导体结构，所述半导体结构具有衬底、覆盖所述衬底的堆叠层和覆盖所述堆叠层的硬掩模层，所述堆叠层包括交替堆叠的多个第一材料层和多个第二材料层；图案化所述硬掩模层以形成多个开口，所述多个开口暴露所述堆叠层；通过所述多个开口在所述堆叠层中形成多个接触孔，所述多个接触孔的每个接触孔分别到达各自预定深度的第一材料层；在所述多个接触孔的每个接触孔侧壁形成绝缘层；以及在所述多个第二材料层之间形成多个导电层，且在所述多个接触孔的每个接触孔中形成接触部。本发明专利技术能够避免接触部偏离对应的阶梯结构导致的缺陷。

【技术实现步骤摘要】
制作三维存储器的字线连接区的方法及三维存储器
本专利技术主要涉及半导体制造方法，尤其涉及一种制作三维存储器的字线连接区的方法及三维存储器。
技术介绍
为了克服二维存储器的限制，业界已经研发了具有三维(3D)结构的存储器，通过将存储器单元三维地布置在衬底之上来提高集成密度。在例如3DNAND闪存的三维存储器中，存储阵列可包括核心(core)区和阶梯(stairstep,SS)区。阶梯区用来供存储阵列各层中的控制栅引出接触部，作为字线连接区。这些控制栅作为存储阵列的字线，执行编程、擦写、读取等操作。在3DNAND闪存的制作过程中，在阶梯区的各级阶梯结构上刻蚀形成接触孔，然后填充接触部，从而引出控制栅的电信号。在实际生产过程中，接触孔恰好落在阶梯结构并不容易实现。刻蚀不全(Underetch)或刻蚀穿通(PunchThrough)是普遍发生的缺陷。另一方面，阶梯区的形成过程中，保持各个阶梯结构的特征尺寸的一致性，以及接触部与阶梯结构的对准也非常关键。接触部偏离对应的阶梯结构也是普遍发生的缺陷。
技术实现思路
本专利技术提供一种在制作三维存储器的字线连接区的方法及三维存储器，可以克服字线连接区的刻蚀缺陷和接触部对准等问题。本专利技术为解决上述技术问题而采用的技术方案是一种形成三维存储器的字线连接区的方法，包括以下步骤：提供半导体结构，所述半导体结构具有衬底、覆盖所述衬底的堆叠层和覆盖所述堆叠层的硬掩模层，所述堆叠层包括交替堆叠的多个第一材料层和多个第二材料层；图案化所述硬掩模层以形成多个开口，所述多个开口暴露所述堆叠层；通过所述多个开口在所述堆叠层中形成多个接触孔，所述多个接触孔的每个接触孔分别到达各自预定深度的第一材料层；在所述多个接触孔的每个接触孔侧壁形成绝缘层，每个接触孔中的所述绝缘层暴露所述每个接触孔中预定深度的第一材料层；以及去除所述堆叠层中的所述多个第一材料层，将导电材料填充至所述堆叠层的所述多个第二材料层之间的空隙和所述多个接触孔，使得在所述多个第二材料层之间形成多个导电层，且在所述多个接触孔的每个接触孔中形成接触部。在本专利技术的一实施例中，所述硬掩模层的材料为多晶硅。在本专利技术的一实施例中，所述衬底中具有第一掺杂类型的深阱。在本专利技术的一实施例中，通过所述多个开口在所述堆叠层中形成多个接触孔的方法包括依次形成所述多个接触孔，其中形成所述多个接触孔的其中一第一接触孔的方法包括：在所述半导体结构上形成第一光阻图案，所述第一光阻图案暴露所述多个开口中的第一开口；通过所述第一开口在所述堆叠层中形成第一接触孔，所述第一接触孔到达第一预定深度的第一材料层。在本专利技术的一实施例中，通过所述多个开口在所述堆叠层中形成多个接触孔的步骤包括同时形成所述多个接触孔，设所述多个接触孔的数量为N，形成所述N个接触孔中的第i个接触孔的步骤包括：在所述半导体结构上形成第i个光阻图案，所述第i个光阻图案暴露所述多个开口中的第1至第i个开口；通过所述第i开口在所述堆叠层中形成第i接触孔，所述第i接触孔为第1深度；且通过所述第1至第i-1个开口分别将第1个至第i-1个接触孔加深为第i深度至第2深度；其中i＝1,2,3,…,N。在本专利技术的一实施例中，所述第i个光阻图案是由第i-1个光阻图案通过光阻修剪的方式形成。在本专利技术的一实施例中，在图案化所述硬掩模层时，所述堆叠层的上表面是平整的。在本专利技术的一实施例中，在所述多个接触孔的每个接触孔中形成接触部的步骤是与在所述多个第二材料层之间形成多个导电层的步骤同时进行。在本专利技术的一实施例中，通过从上表面贯穿所述堆叠层的狭槽去除所述堆叠层中的所述多个第一材料层后，将所述导电材料填充至所述堆叠层以一并形成所述导电层和所述接触部。本专利技术还提出一种三维存储器，包括核心区和字线连接区，所述字线连接区包括衬底和位于所述衬底上的堆叠层，所述堆叠层包括交替堆叠的导电层和介质层，所述堆叠层中具有多个接触部，所述多个接触部的每个接触部分别与各自预定深度的导电层接触，其中每个接触部贯穿对应的导电层之上的一个或多个导电层和/或介质层，且每个接触部的侧壁和被所述每个接触部贯穿的导电层之间具有绝缘层。在本专利技术的一实施例中，所述堆叠层的上表面是平整的。在本专利技术的一实施例中，每个所述导电层和每个所述介质层在所述字线连接区的沿字线方向连续地延伸。在本专利技术的一实施例中，所述衬底中具有第一掺杂类型的深阱。在本专利技术的一实施例中，所述堆叠层中具有栅极隔槽，所述栅极隔槽内设有绝缘层和位于所述绝缘层内的阵列共源极。在本专利技术的一实施例中，所述多个接触部与所述导电层一体成型。在本专利技术的一实施例中，所述导电层和所述接触部的材料为金属或金属氧化物。在本专利技术的一实施例中，所述绝缘层的材料为氧化硅、氮化硅、氮氧化硅、碳化硅或氧化铝。在本专利技术的一实施例中，所述介质层的材料为氧化硅、未掺杂多晶硅、非晶硅或非晶碳。在本专利技术的一实施例中，所述三维存储器为电荷俘获型三维NAND存储器。本专利技术由于采用以上技术方案，不再形成阶梯结构，因此不存在阶梯结构与接触部对准的问题，避免了接触部偏离对应的阶梯结构导致的缺陷。进一步，形成接触孔的过程可以通过选择性刻蚀堆叠层中的材料层，容易控制接触孔的深度，避免了刻蚀穿通的问题。另外，由于接触部之间的距离可以更近，因此本专利技术的三维存储器及其制作方法的字线连接区在字线方向的尺寸可以更小。附图说明为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具体实施方式作详细说明，其中：图1是三维存储器的剖面示意图。图2是本专利技术第一实施例的形成三维存储器的字线连接区的方法流程图。图3A-3F是本专利技术第一实施例的形成三维存储器的字线连接区的方法的示例性过程中的剖面示意图。图4A-4D是本专利技术一实施例的形成多个接触孔的方法的示例性过程中的剖面示意图。图5A-5F是本专利技术另一实施例的形成多个接触孔的方法的示例性过程中的剖面示意图。图6是作为比较的三维存储器的阶梯区形成接触孔时发生刻蚀穿通和接触部未对准的剖面示意图。具体实施方式为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具体实施方式作详细说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其它不同于在此描述的其它方式来实施，因此本专利技术不受下面公开的具体实施例的限制。如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。在详述本专利技术实施例时，为便于说明，表示器结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器的、除了附图中描绘的方向之外的其他方向。例如，如果翻转附图中的器，则被描述为在其他元件或特征“下方”或“之下”或“下本文档来自技高网...

【技术保护点】
1.一种形成三维存储器的字线连接区的方法，包括以下步骤：提供半导体结构，所述半导体结构具有衬底、覆盖所述衬底的堆叠层和覆盖所述堆叠层的硬掩模层，所述堆叠层包括交替堆叠的多个第一材料层和多个第二材料层；图案化所述硬掩模层以形成多个开口，所述多个开口暴露所述堆叠层；通过所述多个开口在所述堆叠层中形成多个接触孔，所述多个接触孔的每个接触孔分别到达各自预定深度的第一材料层；在所述多个接触孔的每个接触孔侧壁形成绝缘层；以及去除所述堆叠层中的所述多个第一材料层，将导电材料填充至所述堆叠层的所述多个第二材料层之间的空隙和所述多个接触孔，使得在所述多个第二材料层之间形成多个导电层，且在所述多个接触孔的每个接触孔中形成接触部。

【技术特征摘要】
1.一种形成三维存储器的字线连接区的方法，包括以下步骤：提供半导体结构，所述半导体结构具有衬底、覆盖所述衬底的堆叠层和覆盖所述堆叠层的硬掩模层，所述堆叠层包括交替堆叠的多个第一材料层和多个第二材料层；图案化所述硬掩模层以形成多个开口，所述多个开口暴露所述堆叠层；通过所述多个开口在所述堆叠层中形成多个接触孔，所述多个接触孔的每个接触孔分别到达各自预定深度的第一材料层；在所述多个接触孔的每个接触孔侧壁形成绝缘层；以及去除所述堆叠层中的所述多个第一材料层，将导电材料填充至所述堆叠层的所述多个第二材料层之间的空隙和所述多个接触孔，使得在所述多个第二材料层之间形成多个导电层，且在所述多个接触孔的每个接触孔中形成接触部。2.如权利要求1所述的方法，其特征在于，所述硬掩模层的材料为多晶硅。3.如权利要求1所述的方法，其特征在于，所述衬底中具有第一掺杂类型的深阱。4.如权利要求1所述的方法，其特征在于，通过所述多个开口在所述堆叠层中形成多个接触孔的方法包括依次形成所述多个接触孔，其中形成所述多个接触孔的其中一第一接触孔的方法包括：在所述半导体结构上形成第一光阻图案，所述第一光阻图案暴露所述多个开口中的第一开口；通过所述第一开口在所述堆叠层中形成第一接触孔，所述第一接触孔到达第一预定深度的第一材料层。5.如权利要求1所述的方法，其特征在于，通过所述多个开口在所述堆叠层中形成多个接触孔的步骤包括同时形成所述多个接触孔，设所述多个接触孔的数量为N，形成N个所述接触孔中的第i个接触孔的步骤包括：在所述半导体结构上形成第i个光阻图案，所述第i个光阻图案暴露所述多个开口中的第1至第i个开口；通过所述第i开口在所述堆叠层中形成第i接触孔，所述第i接...

【专利技术属性】
技术研发人员：刘峻，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42